网站首页

CPLD drives with digital control, of from 0000 to 9999, digital control is a dyn...

于 2022-05-23 发布文件大小:1.39 MB

 0  146

下载积分: 2 下载次数: 1

我要下载

代码说明：

用CPLD驱动数码管，实现从0000计到9999，数码管是用动态显示，程序用VERILOG完成的-CPLD drives with digital control, of from 0000 to 9999, digital control is a dynamic display, the program completed with VERILOG

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

wishbone
wishbone接口的设计，在交换机和MAC之间建立wishbone接口(the wishbone interface design, wishbone interface between the switch and MAC)

2012-12-05 12:22:24下载

积分：1
verilog编写的流水线模块
verilog编写的流水线模块-Verilog modules prepared by the Pipeline

2022-03-30 09:04:46下载

积分：1
FPGA_Seg7_dsp
关于VHDL和verilog的数码管显示程序，写的很好，值得参考。(About VHDL and verilog digital tube display program, write well, worth considering.)

2014-08-01 11:00:51下载

积分：1
FMCOS
复旦cpu COS

2015-12-23 15:53:42下载

积分：1
source
完成cmos摄像头对图像的捕捉，然后进行拼接通过USB进行传输。(complete picture capture)

2020-11-11 18:19:45下载

积分：1
simple eight CPU, containing PDF files. They can check details
简单的8个CPU，包含PDF文件。他们可以查看详细信息

2022-07-03 13:41:23下载

积分：1
GPU_LDPC+硕士毕设论文详解
QC LDPC的编码译码代码与论文配套是研究生毕设可运行代码风格优秀(QC LDPC Coding and Decoding Code and Paper Matching are Excellent Style of Running Code for Graduate Students)

2021-05-14 19:30:07下载

积分：1
AD
说明：基于fpga的ad采样程序可控制ad9226对信号进行采样(Ad9226 signal sampling can be controlled by ad9226 sampling program based on FPGA)

2019-07-30 14:00:57下载

积分：1
AD9516VERILOG
通过VERILOG编写的AD9516时钟芯片SPI配置代码(CONGIGURE THE ad9516)

2021-03-15 12:09:23下载

积分：1
sd_sdram_lcd
sd_sdram_lcd 是读取SD卡中的数据，然后通过LCD显示(It is to read the data in SD card and display it by LCD)

2019-05-14 14:35:49下载

积分：1

696516资源总数
106914会员总数
0今日下载

CPLD drives with digital control, of from 0000 to 9999, digital control is a dyn...

0 个回复

热门标签

热门下载