登录
首页 » Verilog » VGA256显示verilog程序

VGA256显示verilog程序

于 2022-05-20 发布 文件大小:637.06 kB
0 176
下载积分: 2 下载次数: 1

代码说明:

本程序是VGA256色方块显示的verilog HDL代码,包括XILINX系列virtex5 FPGA芯片的约束程序,用相应的板子连上VGA接口到显示屏上可以实现显示,显示分辨率1024×768,包括行场同步信号消隐程序、有效区域显示和256色VGA显示程序,代码安全可靠。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • WB_I2C
    Routine for I2C in VHDL
    2009-03-21 03:32:58下载
    积分:1
  • track_version2
    说明:  fpga实现相关滤波算法中的CSK算法,采用仿真的方式验证结果 fpga是xilinx 仿真工具是vivado2018.2 语言是verilog(The CSK algorithm is implemented in FPGA, and the results are verified by simulation FPGA is Xilinx The simulation tool is vivado 2018.2 Language is Verilog)
    2021-04-29 16:08:42下载
    积分:1
  • DTMB
    能够完美产生数字地面电视(DTMB)的信源的程序。帧头模式为模式一。信道可选择,信号加入频偏,延时,后经滤波器后输出。(Able to produce perfect digital terrestrial television (DTMB) of the source program. Mode is the mode a header. Channels to choose from, the signal adding offset, delay, after the filter output.)
    2013-07-25 11:22:28下载
    积分:1
  • FPGA、Verilog浮点计算加减乘除
    FPGA、Verilog浮点计算加减乘除四则运算
    2022-05-08 06:42:41下载
    积分:1
  • LCD
    LCD Interface_Xilinx.CPLD源码参考设计(LCD Interface Xilinx CPLD)
    2009-05-03 10:34:47下载
    积分:1
  • src
    说明:  假设每个从设备中有可访问APB寄存器16个,位宽均为32比特,16个寄存器的访问地址计算方式为 基址 + 寄存器编号左移2位(byte 偏移)(Assuming that there are 16 accessible APB registers in each slave device, the bit width is 32 bits, and the access address of 16 registers is calculated by base address + register number left shift 2 bits (byte offset).)
    2020-12-15 13:49:14下载
    积分:1
  • raised-cosine-filter
    代码实现了一个根升余弦成型滤波器,2PAM信号通过此成型滤波器,并且匹配接收,画出了发送和接收波形,验证了代码的正确性。(The code designs a root raised cosine filter,2PAM signal transmitted through the filter and matched using the same filter, I plot the transmitted signal and received signal to verify the correctness of the code.)
    2012-11-09 21:59:53下载
    积分:1
  • ClockSync
    基于COMTEX-M3的IEEE1588,irigB对时的源程序,包括GPS对时程序,并将对时的结果写入FPGA中(Based COMTEX-M3 of IEEE1588, irigB on time source, including GPS for the program, and writes the results when the FPGA)
    2015-05-12 15:11:03下载
    积分:1
  • 16位处理器
    应用背景创建一个新的Quartus II工程将用于在Altera DE2的电路实现—系列板。这个项目应该包含一个包含适当的输入和输出的顶级模块在Altera板端口。实例化你的处理器在顶层模块。使用开关sw15−0驱动该处理器使用开关SW17驱动运行输入DIN输入端口。同时,利用按键KEY0在时钟resetn和KEY1。将处理器总线导线ledr15−0和连接完成信号以LEDR关键技术该项目可用于8位处理器验证。你可以设计你自己的8位处理器,它通过验证代码。该代码用于verilog平台
    2022-03-10 15:55:17下载
    积分:1
  • sanjose_hdlcon
    FFT implementation using C program
    2014-02-11 21:01:40下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载