用verilog实现UART协议

DDS基本原理，详细讲述了DDS基本原理及设计技巧(DDS Basic principle)

本控制器与博世参考模型测试

OMAP5912 UART的测试程序 包括头文件 源文件等。(OMAP5912 UART program test)

它们是位加法器macha oekeokoekwawadfgvmaeslf；ak；qedkdfsmlaslkmdf，m；

布尔乘法器带testbench好用的工程啊(Boolean multiplier works with testbench nice ah)

Wimax矩阵的LDPC编码器，已通过modelsim仿真测试，并前在altera的FPGA板上通过测试,码率5/6，可进入代码内部修改参数，支持2/3,3/4其他2个码率，数据吞吐量为700M(Wimax based LDPC encoder, modelsim simulation passed, also passed on altera FPGA board, code rate 5/6, also support 2/3,3/4, throughout 700m)

说明：  用verilog编写的ddr3芯片读写控制程序，经过调试的，可以直接拷贝。已在Xilinx Spartan6 FPGA调试验证。(The ddr3 chip read-write control program written in verilog can be copied directly after debugging. Tested and verified on Xilinx Spartan6 FPGA.)

40M时钟输入经过iserdes倍频到960M(input 40M o clock and output 960M )

这个程序是verilog代码，可以综合，同时带有testbench测试程序，可以用modelsim仿真实现。基于2的8点fft运算，分模块设计，比较简单，同时利于初学者学习。

一个用Verilog写的电子锁工程，带testbench。(An electronic lock project written in Verilog with testbench.)