登录
首页 » Verilog » 同步 FIFO 设计 Verilog 代码

同步 FIFO 设计 Verilog 代码

于 2022-05-19 发布 文件大小:2.87 kB
0 168
下载积分: 2 下载次数: 1

代码说明:

同步 FIFO 的 Verilog 设计代码。核查 Env 可以围绕它 SV 或 UVM。数据宽度是 8 位和 FIFO 深度是 2 ^3 = 8

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VerilogHdlPracticeAndSystemDesign
    本RAR包括《Verilog-HDL实践与应用系统设计》一书中的全部例子,这些例子全部通过了验证。第七章以后的设计实例,不仅有Verilog-HDL的例子,也附了包括VB、VC++等源程序,甚至将DLL的生成方法也详尽地作了说明。(The RAR includes " Verilog-HDL Practice and Application of system design," a book full of examples, all passed validation. Chapter VII of the future design examples, not only examples of Verilog-HDL, but also attached, including VB, VC++ source code, etc., and even DLL generation methods explained in detail.)
    2009-11-10 19:40:12下载
    积分:1
  • 利用RC实现AD采集FPGA实现
    这个是以前做的毕业设计中的,利用RC的充放电来实现AD采集的程序,利用高精度的电阻和电容,接在FPGA的一个IO口,利用充放电算法,实现高精度低成本的AD采集。
    2023-02-23 21:20:04下载
    积分:1
  • FFT
    verilog xilinx IP实现FFT仿真(Verilog xilinx IP implementation FFT simulation)
    2017-03-14 00:15:29下载
    积分:1
  • verilog实现同步FIFO模块
    “同步”表示相同频率的时钟源,“ FIFO”表示先进先出的意思。 FIFO 的用 意一般都是缓冲数据,另模块独立,让模块回避调用的束缚。同步 FIFO 是 RAM 的亚 种,它基于 RAM,再加上先进先出的机制,学习同步 FIFO 就是学习如何建立先进先出 的机制。
    2022-07-19 17:24:37下载
    积分:1
  • 基于VERILOG的序列检测器
    利用状态机编写一个序列检测器,可以依照思路修改需要检测的序列!
    2022-07-06 09:27:08下载
    积分:1
  • bldc_motor_control_design_example
    无刷直流电机 VHDL VERILOG 控制,速度环,RS232 串口接收发送 始终分频 PWM生成 电机相序 actel FPGA使用-VERILOG BLDC control of the use of actel FPGA( actel VERILOG BLDC control of the use of actel FPGA)
    2020-10-29 09:19:57下载
    积分:1
  • Lab1_flash_led
    说明:  EGO_1流水灯显示代码步骤过程全都有适合初学者练手(EGO_1 nxoiaocijpwjcpoewopvkpowevko)
    2020-12-22 11:39:08下载
    积分:1
  • m_xulie
    在quaritusII的开发环境下,verilog语言编写的m序列发生器代码,这种算法简短而有效,非常实用。(In quaritusII development environment, verilog language of m sequence generator code, this algorithm brief but effective, very practical.)
    2013-09-26 11:30:47下载
    积分:1
  • bayer2rgb
    bayer to rgb, module Bayer2RGB(          input       MainClk,     input       nRST,          input       iVsync,     input       iHref,     input[9:0]  iPixelData,  &nbs
    2022-08-17 06:48:57下载
    积分:1
  • 8比特的约翰逊计数器
    用Verilog语言编写程序实现8比特约翰逊计数器(Write a program in Verilog language to implement the 8 bit Johnson counter.)
    2020-11-29 18:59:27下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载