同步 FIFO 设计 Verilog 代码
于 2022-05-19 发布
文件大小:2.87 kB
0 191
下载积分: 2
下载次数: 1
代码说明：
同步 FIFO 的 Verilog 设计代码。核查 Env 可以围绕它 SV 或 UVM。数据宽度是 8 位和 FIFO 深度是 2 ^3 = 8
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
