加密算法的 VLSI 实现

RISCMCU 基于功能和 Atmel AVR AT90S1200 RISC 微控制器指令集。 该项目的目的是设计完整的 Atmel AVR AT90S1200。的 微控制器必须能够放入该有针对性的 FPGA 设备，是 Altera EPF10K20，在 Altera UP1 教育董事会中提供。不能的功能 在 FPGA (模拟比较器、 上拉电阻等) 和哪些不实施 关键的 CPU （看门狗重启等） 的操作将被忽略。

可实现两个4bit补码的加法及减法，有溢出提示(adder with overflow hint)

图像去雾算法FPGA实现，使用xilinx Vivado开发环境(Image dehazing algorithm FPGA implementation using xilinx Vivado development environment)

用vhdl实现的booth算法乘法器，包含了multiplexer和rca adder，同时提供了一个测试文件，modelsim测试通过(Algorithm with a booth multiplier vhdl implementation, including a multiplexer and rca adder, while providing a test file, modelsim test pass)

说明：  RISC 5级流水线CPU，带HAZARD处理(RISC 5 pipeline CPU with HAZARD processing)

说明：  formality2016 userguide

URAT VHDL程序与仿真 URAT the VHDL program and Simulation (URAT the VHDL program and Simulation )

(Springer Series in Advanced Microelectronics 51) Ayan Palchaudhuri, Rajat Subhra Chakraborty (auth.)-High Performance Integer Arithmetic Circuit Design on FPGA_ Architecture, Implementation and Desig

在altera的FPGA平台上实现rs232串口的自收发通信，速率为115200波特率，PC机使用串口调试助手即可观察结果。包含全部代码与工程，本人亲自测试通过。(Realization of self transmitting and receiving communication serial port of RS232 In altera on the FPGA platform, at a rate of 115200 baud rate, PC using serial debugging assistant can be observed. Contains all the code and engineering, I personally tested by. )

应用背景该工程为黑金Alinx开发板配套项目，实现了实时视频采集与处理，代码架构完整清晰，非常适合视频处理算法的移植。关键技术该工程主要完成PAL制视频BT656格式的解码，视频数据DDR2存取，双线性插值放大及VGA输出，值得希望学习Altera ddr2 ip的同学参考借鉴~