登录
首页 » Verilog » 加密算法的 VLSI 实现

加密算法的 VLSI 实现

于 2022-05-17 发布 文件大小:3.35 kB
0 149
下载积分: 2 下载次数: 1

代码说明:

你好,每一个 这是实现的 RC4 加密算法,开发基于从互联网采取的想法 它是非常易于使用: 的步骤: 1:首先,发出复位 (rst) 步: 2:将密码字节--加载到的 password_input 端口。密码的长度是 KEY_SIZE 一步: 3:执行密钥扩展的问题 768 时钟 一步: 4:该模块丢弃根据 RFC 4345 流的第一次弱字节 1536年时钟稍候。 一步: 5:现在,您应该开始接收通过输出总线,一个字节的伪随机流每个时钟。Output_ready 信号信号在输出 K.当存在一个有效的字节时 加密: 通过互联网通信需要对传输数据的每一位应该是很高安全加密虽然因此转移 RC4 来玩。这种算法瀑布流密码,可在其中一点一点地执行加密的类别下。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 16C550-driver
    C源碼16C550 串口驅動,使用中斷收送RS232資料(16C550 UART Driver)
    2020-11-24 19:49:32下载
    积分:1
  • xapp1251
    说明:  1. REVISION HISTORY 2. OVERVIEW 3. SOFTWARE TOOLS AND SYSTEM REQUIREMENTS 4. DESIGN FILE HIERARCHY 5. INSTALLATION AND OPERATING INSTRUCTIONS 6. SUPPORT
    2020-11-07 09:49:49下载
    积分:1
  • 16b20b_Encoder
    16b20b encoder and decoder
    2013-02-04 13:24:46下载
    积分:1
  • 12232-LCD
    12232型号LCD液晶屏显示程序,简单易懂(12232 Model LCD screen display program, easy to understand)
    2013-06-09 10:26:27下载
    积分:1
  • LMS算法FPGA仿真
    说明:  自适应滤波器算法LMS ,的FPGA实现,采用VERILOG实现。(LMS, an adaptive filter algorithm, is implemented on FPGA and VERILOG.)
    2020-06-24 01:00:02下载
    积分:1
  • dds正弦发生器代码
    讲述了dds直接数字频率合成的基本原理,同时用VHDL语言编写dds原代码用于生成正弦波,并在ISE开发平台进行仿真和MATLAB验证正弦波输出结果(described dds direct digital frequency synthesis of the basic tenets addition to the use of VHDL prepared dds source used to produce sine, and ISE development platform for simulation and verification MATLAB sine wave output)
    2005-04-21 08:04:15下载
    积分:1
  • I2C verilog
    I2C verilog files. Define a simple interface of I2C.After testing to ensure the using.
    2022-01-31 11:40:44下载
    积分:1
  • commonly used verilog skills
    它有verilog的学习例程,非常好的学习。分享是好的。请检查它,初学者练习很好。我喜欢并分享它,希望它对其他人也有用
    2022-03-07 10:50:46下载
    积分:1
  • LS165
    LS165移位寄存器的verilog语言编写(The writing of the Verilog language of LS165 shift register)
    2020-11-22 22:59:34下载
    积分:1
  • FPGA-DSP
    vhdl编写的FPGA与DSP接口程序,在FPGA内分配了两块双BUFFER与DSP进行通信(vhdl prepared FPGA and DSP interface program, the FPGA within the allocated 2 pairs of BUFFER to communicate with the DSP)
    2021-01-08 10:58:51下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载