数字滤波器

浮点加法器的用Verilog实现，32位的浮点加法器(Floating point adder Verilog)

一个完整的基于FPGA的IIR低通滤波器的设计方案，是一个研究生论文(master and doctor dissertation)

说明：  基于fpga的ad采样程序 可控制ad9226对信号进行采样(Ad9226 signal sampling can be controlled by ad9226 sampling program based on FPGA)

lbus总线：一般是两个FPGA之间的相连接总线。或者其余器件与FPGA之间的数据总线。一般的时候会设计到双向数据总线。如何完成读写的控制？这里介绍一种简易稳定的处理方法。利用IOBUF完成双向总线。

用verilog实现的buffer，经过了fpga平台验证。(Implement buffer with verilog.)

本控制器与博世参考模型测试

使用软件：quartus 2 13.0基于DE2_115实验板vga输出灰阶测试图片          

模块规格：门通过滑动打开。每侧都有一个红外线传感器和一个光电管。如果有人靠近门，传感器会向芯片发送信息。电动机将可由传感器切换的门向两个方向移动。如果门受到障碍物的阻碍，则电动机的电流会升高。在这种情况下，系统会收到反馈，如果门完全打开或关闭，则结束该过程。如果这个标志在门关上的时候出现（有人或有什么东西被门包围了），它会迫使门完全打开。过了一会儿门又想关上。系统也可以手动切换（打开或关闭）。

这是一个计算器的Verilog代码，可实现加减乘除等基础功能(calcultor for you to do some reserches.)

it is a fir filter program VerilogHDL.(it is a filter program VerilogHDL fir.)