登录
首页 » Verilog » upp 接口,verilog

upp 接口,verilog

于 2022-05-05 发布 文件大小:8.67 kB
0 309
下载积分: 2 下载次数: 3

代码说明:

FPGA之间通信,或者FPGA和DSP之间通信的接口协议,用verilog代码编写,验证可用!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDLaVerilogcomplie(20151022105744)
    一个关于VERILOG与VHDL混合编程,混合验证的资料(A hybrid programming on VERILOG and VHDL, mixed verification data)
    2015-12-14 17:19:26下载
    积分:1
  • VHDL_Snake_Game
    在FPGA开发板上用VHDL语言实现了贪吃蛇游戏,开发软件为quartus 2.这是详细的实验报告,包括源码(Snake game with VHDL FPGA development board, software development quartus 2 This is a detailed experimental report, including the source)
    2012-06-25 16:15:26下载
    积分:1
  • LZ77_1
    Package include hardware implementation of Lz77 algorithm
    2021-04-26 10:38:45下载
    积分:1
  • 16QAM-modulation-based-on-FPGA
    基于FPGA的16QAM调制程序,基于verilog开发环境(16QAM modulation program based on FPGA-based development environment verilog)
    2014-05-07 14:05:25下载
    积分:1
  • 随机计数的计数器Verilog代码
    Verilog代码随机计数器计数的随机数,根据要求,
    2023-06-09 08:45:03下载
    积分:1
  • verilogPWM波的设计
    verilogPWM波的设计,属于数字电子技术实验入门的资料
    2023-02-19 19:15:04下载
    积分:1
  • RGMII测试程序
    RGMII测试程序,在板子测试验证过,可以使用,初学者可以参考下
    2022-03-19 00:31:59下载
    积分:1
  • yidong_top_xu
    本实验实现了一个小的乒乓游戏,VGA显示,代码下载的FPGA板子上验证通过,效果很好。(The experimental realization of a small ping-pong game, VGA display, download the code verified by the FPGA board, with good results.)
    2011-11-01 19:37:44下载
    积分:1
  • shuzishizhong
    这是基于verilog hdl的数字时钟源代码,能够实现时分秒的计时,可以手动进行调时与调分。(This is based on the digital clock verilog hdl source code, can be achieved when every minute of the time, you can adjust the time manually adjusting points.)
    2013-12-10 22:21:55下载
    积分:1
  • lut_multiplier
    使用verliog设计实现LUT查找表乘法器,通过modelsim仿真验证通过(Designed and implemented using the LUT lookup table verliog multipliers, through simulation by modelsim)
    2021-04-09 10:18:59下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载