网站首页

1路视频光端机的接收端，VHDL源码，使用全FPGA芯片的硬件，内建解帧、时钟、DESERDES...

于 2022-04-30 发布文件大小:102.47 kB

 0  192

下载积分: 2 下载次数: 1

我要下载

代码说明：

1路视频光端机的接收端，VHDL源码，使用全FPGA芯片的硬件，内建解帧、时钟、DESERDES-PDH a video of the receiving end, VHDL source code, use the whole FPGA chip hardware, built-in framing, clock, SERDES

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

大名鼎鼎的Synopsys公司出的8051IP Core VHDL语言编写，能被keilC51支持...
大名鼎鼎的Synopsys公司出的8051IP Core VHDL语言编写，能被keilC51支持-famous Synopsys Core 8051IP the VHDL language, can be supported keilC51

2022-11-25 02:20:03下载

积分：1
Dac714
dac714的控制程序，包括spi数据通信，转换控制(dac714 control procedures, including the spi data communications, switching control)

2011-05-18 09:13:59下载

积分：1
clock
说明： there's a clock divider for DE2 altra board clock (50MHz)

2017-07-29 23:46:29下载

积分：1
shuzizhongsheji
有用的数字钟设计文档，有秒表、闹钟等模块，希望对大家有用！(JUST LEARN FROM IT!!ENJOY!)

2013-07-18 11:02:24下载

积分：1
C6747_test
tms320c6747的测试程序。用于dsp各个模块的测试，很好的例子(dsp tms320c6747)

2015-01-18 15:20:33下载

积分：1
Timer programming, vhdl language, can be achieved when the system timer 24
定时器的编程，vhdl语言，可以实现24时制定时器-Timer programming, vhdl language, can be achieved when the system timer 24

2022-09-01 16:25:02下载

积分：1
verilog
lap of altera . it s basic about verilog

2010-06-25 20:30:32下载

积分：1
spi_src
在FPGA上实现CAN总线SPI接口通信，使用Verilog语言(Realize SPI interface communication of CAN bus on FPGA, using Verilog language)

2019-06-26 16:15:45下载

积分：1
b4b52
4b5b编码器实现，初学者资源，简单的逻辑电路实现(4b5b encoder implementation, resources for beginners)

2020-12-03 08:59:25下载

积分：1
实现spi接口的传输，并多外接EEPROM读写数据
实现spi接口的传输，并多外接EEPROM读写数据-Spi interface to achieve the transfer, and multiple external EEPROM read and write data

2022-02-06 14:13:33下载

积分：1

696516资源总数
106914会员总数
0今日下载

1路视频光端机的接收端，VHDL源码，使用全FPGA芯片的硬件，内建解帧、时钟、DESERDES...

0 个回复

热门标签

热门下载