登录
首页 » Verilog » altera实现的UDP协议(Verilog实现)

altera实现的UDP协议(Verilog实现)

于 2022-04-27 发布 文件大小:529.58 kB
0 184
下载积分: 2 下载次数: 1

代码说明:

Verilog实现的udp协议,比网络上的资源更加丰富,想要了解altera tse相关源码,就大胆下载吧,给你想要的一切。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • SDRAM控制led灯
    调用SDRAM的IP核,实现按键控制SDRAM数据发送到led灯内,使按键对应的led灯点亮,通过TESTBENCH进行仿真验证;
    2022-06-26 15:50:58下载
    积分:1
  • SMBus
    SMbus通讯协议的Verilog程序段,已通过Moldesim的仿真,可用(Verilog program segment of the SMbus communication protocol, has been through the Moldesim simulation, the available)
    2021-03-24 18:29:15下载
    积分:1
  • percent
    verilog编写的计算百分比模块(Verilog prepared by calculating the percentage module)
    2005-03-08 21:33:38下载
    积分:1
  • 静态哈夫曼编码
    对一个256长度的,数据为0-9的数据序列,进行哈夫曼编码。
    2023-01-01 14:50:03下载
    积分:1
  • sobel_filter_zx1809_v10
    说明:  图像边缘检测,图像中值滤波和MATLAB处理(Digital Image processing based on FPGA)
    2019-05-22 13:46:59下载
    积分:1
  • IIC驱动 verilog
    IIC驱动 verilog代码 !!!!!!!!!!!!! 开发板测试正常!!!!!!!!!!!!!!!!!
    2023-05-23 02:30:03下载
    积分:1
  • QC_LDPC译码器的FPGA设计
    说明:  LDPC码的FPGA实现,用verilog语言编写(FPGA implementation of LDPC code, written in Verilog language)
    2019-11-15 06:04:33下载
    积分:1
  • bujinconrrol
    步进电机定位控制系统,VHDL程序,里面有注释(Stepper motor position control system, VHDL program, there are comments)
    2010-11-27 17:36:34下载
    积分:1
  • vhdl
    vhdl cpu芯片逻辑设计的一部分实现 只有一小部分 大家可以看一下 寄存器 加法器之类的(vhdl cpu chip logic design part of its implementation only a little part everry look and see b=about registers adder and so on)
    2012-09-23 16:57:41下载
    积分:1
  • CPU-Verilog
    说明:  简单流水线CPU,使用 verilog实现,实现一条指令的整个流程(Implementation of Simple Pipeline CPU Verilog)
    2020-06-23 19:40:01下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载