altera实现的UDP协议（Verilog实现）

运用VHDL语言编写的交通灯实现程序,能模拟十字路口的交通灯控制(VHDL language using traffic lights to achieve program can simulate the traffic light controlled crossroads)

这是de2-70的camera程序，可以从D5M-ccd中读取照片并在VGA上输出

一个32位元的浮点数加法器，可将两IEEE 754格式内的值进行相加(A 32-bit floating-point adder can be both within the IEEE 754 format to add value)

步进电机定位控制系统，VHDL程序，里面有注释(Stepper motor position control system, VHDL program, there are comments)

主要是主机对寄存器进行配置传输数据

verylog中的处理器设计代码。

vhdl random numbergenerater

DDS_Dual_ports  Verilog实现，需要的可以下载实验，也可根据自身的需要修改，以求达到自身的目的

反向转换器模量集 {2n + 1、 2n、 2n 1} 提出了。中国剩余定理的简化 为了获得一个反向转换器的使用 mod-{2n-1} 操作。这里的显式使用模量的负担将被丢弃。这些反向转换器用来寻找乘法逆的 RNS 价值。为了限制我们使的范围使用中提出的变换器和最好的相当先进的转换器 cyclone2 fpga 基数 8 展位修改 rns 乘法器。当比较其他转换器此体系结构可节省电力、 地区、 延迟和成本降低

微机原理实验，数字钟，基于Basys 2开发板，使用ISE编程