网站首页

altera实现的UDP协议（Verilog实现）

于 2022-04-27 发布文件大小:529.58 kB

 0  170

下载积分: 2 下载次数: 1

我要下载

代码说明：

Verilog实现的udp协议，比网络上的资源更加丰富，想要了解altera tse相关源码，就大胆下载吧，给你想要的一切。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

吠陀乘数32位
高速32位吠陀乘数使用吠陀数学设计。这有一个比其他类型的乘法器，非常少的延迟。

2023-04-01 05:10:04下载

积分：1
basic_op
G.729 basic_ops 是第一节和随后的代码将会上载时开发。

2022-06-15 02:52:59下载

积分：1
pcf8563
pcf8563，在quartusII下VERILOG编写的数字时钟程序，8位数码管显示(pcf8563, written in quartusII VERILOG digital clock program, eight digital display)

2013-12-24 21:46:21下载

积分：1
Verilog-learning-experience
初学学习verilog的经验，可以帮助新手以正确的思维方式，学习方法学习。(Verilog learning experience)

2013-09-30 09:51:04下载

积分：1
spi_test
说明：基于fpga的spi通信测试可与stm32进行spi通信测试(SPI communication test based on FPGA can test SPI communication with stm32)

2020-06-20 21:00:01下载

积分：1
vivado-constraints
说明： vivado软件中的时序约束参考资料，很详细，不同的约束种类对应不同的命令。(vivado-using-constraints)

2019-05-15 16:20:58下载

积分：1
基于Verilog的自动售卖机
基于Verilog的自动售卖机设计，利用数码管显示商品价格和找零，用LED灯的量灭表示选定的商品，用按键（按键设置了消抖模块）控制确认购买和选择和找零，购买并找零后重新跳回IDLE重新选择商品。

2022-09-01 01:55:03下载

积分：1
hang_us14
Synthetic Aperture Radar (SAR) imaging simulation target, Using wavelet denoising thought, LCMV optimization design array signal processing.

2020-08-25 20:58:14下载

积分：1
ADV7513 HDMI条形显示，支持1920*1080，最高收入时钟165MHz，完整的Verilog语言实现，并且有完整的IIC驱动代码

2022-02-24 11:32:13下载

积分：1
10GE以太网MAC
10GE MAC核心实现10Gbps运行的媒体访问控制功能，在IEEE 802.3ae定义。；

2022-02-24 19:59:35下载

积分：1

696516资源总数
106914会员总数
0今日下载

altera实现的UDP协议（Verilog实现）

0 个回复

热门标签

热门下载