网站首页

vhdl的一个串行序列信号发生器的设计与实现

于 2022-04-24 发布文件大小:153.54 kB

 0  227

下载积分: 2 下载次数: 1

我要下载

代码说明：

vhdl的一个串行序列信号发生器的设计与实现-vhdl sequence of a Serial Signal Generator Design and Implementation

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

vgachar
VGA显示程序VHDL版本，适用于ALTERA的CPLD(VGA display program applies ALTERA CPLD)

2012-05-31 10:35:14下载

积分：1
verilog-2-1-4
卷积码（2,1,4）编解码的FPGA实现(Convolution code (2,1,4) decoding the FPGA implementation)

2020-12-27 21:09:02下载

积分：1
spi_hello
SPI接口测试程序，Xilinx参考设计，ML507硬件测试通过.(SPI interface test code，Xilinx reference design，tested on ML507 platform.)

2013-09-01 09:37:04下载

积分：1
3he11
产生SH,SP,RS,SP,φ1,φ2驱动脉冲，用于驱动TCD1501的的源代码(To generate SH, SP, RS, SP, φ1, φ2 drive pulse for driving TCD1501 source code)

2013-05-15 20:50:30下载

积分：1
FPGA开发板上实现秒表计数器功能
这是我上大三时的电子设计题目，叫秒表的功能实现。利用ISE软件进行编程，代码是VHDL语言的，可以实现时（0-9）分（0-59）秒（0-59）即最大10小时的计数，对于不同开发板，可以适当修改代码，使之成为更加广泛的计数器。代码纯原创，请下载。

2023-01-08 12:35:04下载

积分：1
Altera 基础篇公司书籍源码
Altera 基础篇公司书籍源码-Altera Corporation based on chapter books-source

2022-10-29 10:20:03下载

积分：1
用VHDL语言设计四位全加器，有低位进位和高位进位。
用VHDL语言设计四位全加器，有低位进位和高位进位。-VHDL language with four full-adder design, there are low and the high binary binary.

2022-03-20 15:03:38下载

积分：1
LMS
least mean square algo implemented on verilog

2017-11-01 05:01:56下载

积分：1
bt1120
实现ITU-BT1120数字并行接口的编码和解码(decode and encode ITU-BT1120 parallel digital interface)

2021-01-12 12:08:48下载

积分：1
11_sdi1in_hdmi_out_proc
FPGA SDI 输入，HDMI输出例程(FPGA SDI_IN,HDMI_OUT)

2018-07-25 16:30:52下载

积分：1

696516资源总数
106914会员总数
0今日下载

vhdl的一个串行序列信号发生器的设计与实现

0 个回复

热门标签

热门下载