登录
首页 » Verilog » 展位加法器

展位加法器

于 2022-04-23 发布 文件大小:1.67 kB
0 128
下载积分: 2 下载次数: 1

代码说明:

这是 32 位输入 Booth 型乘法器。 此模块具有 64 位输出。 本模块还具有确定输入的状态,无论符号或无符号的 is_signed 输入

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • lesson1
    eda的入门学习课件,老师不错,内容页挺好的(eda learning files)
    2012-12-14 22:39:31下载
    积分:1
  • Core1553BRT_EBR_EV_20
    actel公司用于1553总线的1553BRT-EBR核心代码 包括文档和代码非常有用(Actel company for the 1553 bus 1553BRT-EBR core code, including documentation and code is very useful)
    2021-05-06 18:58:37下载
    积分:1
  • 简单的全加器语言代码
    这是一个简单的 1 位全加器语言代码 " 时间刻度 1ns / 1ps 模块 1BitFullAdder ( 输入, 输入的 b 输入的 cin 输出 s 输出 cout) ; 分配 s = a ^ b ^ cin ; 分配 cout = (& b) |(& cin) |(b 和 cin) ; endmodule //Test 工作台 " 时间刻度 1ns / 1ps
    2022-02-03 18:26:33下载
    积分:1
  • A-VLSI-PROGRESSIVE-CODING-FOR-WAVELET-BASED-IMAGE
    this is fpga based vhdl coding and report for wavlet based image compression in vhdl
    2012-01-13 18:00:29下载
    积分:1
  • verilog实现qdpsk调制解调
    实现qpsk解码,适合新手学习,代码简单,好用(mplementation of QPSK decoding)
    2018-11-16 23:36:38下载
    积分:1
  • Verilog 测试图像
    Verilog语言的raw域测试图像,可产生彩条,渐变灰度条等,可运动静止。
    2022-08-12 19:58:05下载
    积分:1
  • sd_models_verilog
    测试过可用的SD仿真模型,VERILOG语言(SD card simulation modle, test OK)
    2021-02-26 20:09:37下载
    积分:1
  • step-motor
    how to use step motor control
    2013-02-04 13:12:25下载
    积分:1
  • coubter_key
    ISE环境下Verilog编程实现机械按键去抖(ISE Verilog programming environment under mechanical debounces)
    2015-12-13 12:52:42下载
    积分:1
  • Constant_PQ_Microgid_matlab
    逆变器并网发电的主要是逆变器输出正弦波电流的控制技术,要求与电网同频同相的电流,此matlab模型中使用锁相环技术,恒功率控制,LCL滤波器技术使达到并网要求(Constant_PQ_Microgid )
    2021-04-02 10:09:07下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载