登录
首页 » Verilog » 展位加法器

展位加法器

于 2022-04-23 发布 文件大小:1.67 kB
0 123
下载积分: 2 下载次数: 1

代码说明:

这是 32 位输入 Booth 型乘法器。 此模块具有 64 位输出。 本模块还具有确定输入的状态,无论符号或无符号的 is_signed 输入

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • altera 以太网
    资源描述利用ALTERA FPGA+DM9000实现以太网通讯,包过DM9000驱动,DE2开发板的应用范例,简化的TCP/IP协议,以及各种相关论文
    2022-03-23 19:01:16下载
    积分:1
  • verilogexample
    verilog学习资料。附带简单的源代码列子,可以直接使用和仿真。(verilog learning materials. Source code with a simple Lie Zi, and simulation can be used directly.)
    2011-05-26 11:53:24下载
    积分:1
  • viterbi 译码 工程文件
    在国外网站搜索的好东西,一起分享。内部含有verilog格式的源代码。很有参考价值。
    2023-07-28 13:40:03下载
    积分:1
  • code
    说明:  基于蜂鸟E203riscv系统的DMA外设代码(DMA code based on hbird_e203 system)
    2021-04-14 13:38:55下载
    积分:1
  • PS2-Verilog程序
    这个程序详细的介绍了PS串口的编写,以及键盘的消抖。并显示在数码管上。经仿真验证,程序能够很好的完成设计目的。
    2023-08-16 07:30:04下载
    积分:1
  • 基于Avalon总线的PWM的实现,verlog语言编程
    资源描述基于Avalon总线的PWM的实现,verlog语言编程
    2022-09-14 06:40:03下载
    积分:1
  • 16-bit-CPU
    单周期16位CPU的设计,我们的计算机组成原理课设,可以实现R型、I型和J型指令,内有报告和指导书(Single-cycle 16-bit CPU design, our Principles of Computer Organization class set, you can achieve R-type, type I, and J-type instructions, reports and instructions)
    2020-08-02 10:28:35下载
    积分:1
  • MPSK-modulation-and-demodulati
    MPSK调制与解调VHDL程序源代码与仿真(MPSK modulation and demodulation process and VHDL source code and simulation)
    2014-02-28 15:23:56下载
    积分:1
  • ahb_sramc
    基于AHB总线的sram控制器,带有memory bist(SRAM controller based on AHB bus)
    2018-05-19 20:47:28下载
    积分:1
  • verilog
    用Verilog语言编写的产生正弦波和方波的程序(Generate sine and square wave Verilog language program)
    2021-04-25 20:48:46下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载