登录
首页 » VHDL » ";Verilog HDL设计指南";5

";Verilog HDL设计指南";5

于 2022-04-21 发布 文件大小:4.38 kB
0 271
下载积分: 2 下载次数: 1

代码说明:

《Verilog HDL 程序设计教程》5-"Verilog HDL Design Guide" 5

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 交通管理与控制系统
    交通灯管理与控制系统-客户端与云网络连接并从远程位置控制的交通灯系统推导
    2022-11-15 23:50:03下载
    积分:1
  • verilog
    说明:  verilog开发的经典教材,详细介绍了语法,常见历程,以及通用的程序段(verilog development of the classic materials, detailed information on syntax, common history, as well as the common program segment)
    2010-03-18 12:11:18下载
    积分:1
  • Design-Compiler-Reference
    dc的应用规范,以及一些基础的操作指导,注意事项等(dc application specification, as well as some basic instructions, precautions, etc.)
    2013-08-13 11:14:47下载
    积分:1
  • 基于FPGA的VGA彩条显示 可用PAXplusII仿真
    基于FPGA的VGA彩条显示 可用PAXplusII仿真-FPGA-based VGA color display available PAXplusII Simulation of
    2022-07-12 22:45:31下载
    积分:1
  • 4锁,移位,可以设置和更改您的密码。
    四位密码锁,移位显示,可以设置和更改密码。-4 lock, shift, it can be set up and change your password.
    2023-05-03 17:05:04下载
    积分:1
  • 1553B总线接口技术研究及FPGA实现
    说明:  基于FPGA的1553b接口设计详细设计论文(1553B design based on FPGA)
    2019-04-18 11:02:52下载
    积分:1
  • 8BIT_CPU
    一个8位的CPU设计,用verilog语言写的,希望有用(A CPU OF 8 BITS )
    2020-07-01 09:00:02下载
    积分:1
  • 在FPGA高速ADC-ADC08D1000沟通
    这是由阿龙利开发的程序,以控制ADC08D1000模拟 - 数字设备中的FPGA,赛灵思的Virtex-4 SX35 FPGA此处应用,DCM的用于控制FPGA中的时钟路径,所述时钟源是AD9517该PLC控制的FPGA中的串行端口
    2022-01-25 18:39:36下载
    积分:1
  • First_conv
    mimo—ofdm线性卷积,实现输入的800位宽的数据同两个序列的卷积(Mimo- ofdm linear convolution 800 bits wide input data with the convolution of two sequences )
    2013-03-30 09:18:56下载
    积分:1
  • 基于verilog的1588V2协议的fpga实现
    基于verilog的1588V2协议的fpga实现,目前项目通用代码,供大家参考(Based on verilog 1588 v2 fpga implementation of the agreement, the project general code, for your reference)
    2021-04-26 10:58:46下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载