"；Verilog HDL设计指南"；5

tdma参数化模块。可以自动生成2的n次的tdma哥时隙，用户可根据需要自己配置参数(tdma see the number of model lumps. 2 n basis following manner tdma chance possible 以自 dynamic generation, for root needed self-placement see number)

直接序列扩频通信（主要包括BPSK调制和BPSK解调以及PN码的产生）(Direct sequence spread spectrum communication (including BPSK BPSK modulation and demodulation, and the PN code generation))

libero soc工程，实现通过串口接收到单字节数据后并返回发送给上位机(Libero SOC project, which realizes receiving single byte data through serial port and sending it back to host computer)

lap of altera . it s basic about verilog

曼彻斯特编解码 Xilinx提供的VHDL的源代码-Manchester codec Xilinx provide VHDL source code

HDB3码是在AMI码的基础上改进的一种双极性归零码，它除具有AMI码功率谱中无直流分量，可进行差错自检等优点外，还克服了AMI码当信息中出现连“0”码时定时提取困难的缺点，而且HDB3码频谱能量主要集中在基波频率以下，占用频带较窄，是ITU-TG.703推荐的PCM基群、二次群和三次群的数字传输接口码型，因此HDB3码的编解码就显得极为重要。目前，HDB3码主要由专用集成电路及相应匹配的外围中小规模集成芯片来实现，但集成程度不高，特别是位同步提取非常复杂，不易实现。随着可编程器件的发展，这一难题得到了很好地解决。本文利用现代EDA设计方法学和VHDL语言及模块化的设计方法，设计了适合于FPGA实现的HDB3编译码器的硬件实现方案。不但克服了分立硬件电路带来的抗干扰差和不易调整等缺陷，而且具有软件开发周期短，成本低，执行速度高，实时性强，升级方便等特点。

EDA技术及其应用《序列信号发生器的设计》，包括源文件。(EDA technology and its applications " sequence signal generator design, including source files.)

应用VHDL语言将高稳晶振分频得到1pps，使用GPS的1pps信号作为触发-Application of VHDL language high stability crystal oscillator frequency to be 1pps, the use of GPS signals as a trigger of 1pps

探索集成太阳能energyharvesting作为动力源用于低功率系统，energyscavenging基于无源像素结构，在CMOS光电二极管的阵列imagershas已经制造一起在一个0.35-米本体工艺利用机chipinterconnect实现存储电容器。集成的垂直板capacitorsenable密集的能量储存在不限制光学效率。测试wereconducted既具有白色光源和绿色激光。 Measurementsindicate是225 W /毫米。          的fullyintegrated存储电容器的能量密度是不与系统级packagesolutions如超级电容器或电池可印刷有竞争力，甚至与缩放ITRS蓝图的tothe结束。然而，对于应用具有非常低energystorage要求或成本限制，限制系统inpackageintegration，利用互连寄生电容用于储存可aviable溶液。和机器人的利用太阳能的光控制，如果光fromeast方向，机器人将在向前方向上移动，如果光fromwest方向，机器人将在相反的方向移动。电池文本框：电池SOLAR细胞平行四边形：SOLARCELLSLDR文本框：LDR机器人文本框：机器人集成太阳能energyscavenging和存储的组合，可以使一个新的发电成本低，寿命长，小体积的系统对于将来的无线传感器网络或RFID应用程序。对于25毫米的总面积的光电二极管组成的3二极管串联的themetal存储电容对并联连接的，D1，D2和D3can供给足够的能量，用于DSP分别产生687，745和903 outputsamples每个二极管。本文介绍的光电二极管的阵列，仿照aftera被动像素成像器，具有在acommodity CMOS工艺存储电容器集成在一起。

Verilog HDL语言编写的汉明编码及解码器，附有时序仿真文件(Verilog HDL language encoding and decoding Hamming, with timing simulation file)