用vhdl描写的通用异步改进dram控制器，经过编译器综合和仿真测试，符合设计要求。...

说明：  adrv9009的测试平台的测试脚本，适合新人参考(Adrv9009 test platform test script, suitable for new reference)

基于Verilog HDL的通信系统设计(Design of communication system based on Verilog HDL)

模块化分散聚集 DMA 是连续或非连续的转移。如正常 DMA 或散点图聚集 DMA 配置的输入或输出的部分。

just division the clock into 2

simple code of some kind of base decoder based on verilog

基于altera公司的fpga的lcd12864显示字符汉字的模块，模块接口简单易于复用。(Altera fpga-based company s lcd12864 display kanji character module, the module interface is simple and easy to reuse.)

这个是一个基于FPGA的SDRAM控制器系统，实现对SDRAM的读写操作，用来实现时序的控制-This is an FPGA-based SDRAM controller system, the read and write operations to SDRAM to achieve the control of timing

用于串行到并行数据转换器的VHDL代码；当输入数据是串行的时，该代码是用于许多应用程序的位到字节转换的VHDL代码形成代码使用基于FPGA的LUT和D-RAM来存储数据，然后用时钟推送字节对齐的数据。

使用verilog hdl语言编程正弦波信号，能仿真出结果(Can use verilog HDL language programming sine wave signal, the simulation results )