VHDL手册很不错，适合硬件描述语言指南

basic verilog for students

说明：  基于RTL8211以太网芯片开发的以太网通信代码，使用Quartus编程，FPGA板子为开发者(Ethernet communication code based on rtl8211 Ethernet chip, using quartus programming, FPGA board for developers)

基于DB8小波变换的verilog代码设计，支持Avalon总线(Verilog DB8 Wavelet Transform Based on code design, support Avalon bus)

UML2 apprendre a modeliser a l aide de UML

采用verilog实现的有限域GF(28)弱对偶基乘法器，本原多项式: p(x) = x^8 + x^4 + x^3 + x^2 + 1 ，多项式基: {1, a^1, a^2, a^3, a^4, a^5, a^6, a^7}，弱对偶基: {1+a^2, a^1, 1, a^7, a^6, a^5, a^4, a^3+a^7}(Verilog achieved using the finite field GF (28) weak dual basis multiplier)

说明：  使用VHDL语言写的AVR单片机IP核， 可以直接使用，已经经过验证， 十分珍贵哦(Written in VHDL language using the AVR microcontroller IP core, can be used directly, has proven very valuable oh)

关于FPGA的一些例程，包括CORDIC数字计算机的设计，RS(204,188)译码器的设计等。(Some routines on FPGA include the design of CORDIC digital computers, the design of RS (204188) decoders, etc.)

应用背景数字码分多址CDMA。在允许多用户同时发送和接收使用单通道。发射机和接收机同步合成进行使用VHDL工具显示在系统和整体的速度增加；对CDMA系统的功率消耗将减少误差不应介绍系统。关键技术该组件在接收端实现了探测器单元。该组件是由7位比较器和7位串行输入并行输出寄存器（知识产权局）。比较器工作在除以七钟和国家知识产权局工作在主时钟速率。框图或接收器组成如图所示。这是一个特殊的组成部分包括两个时钟周期，然后声称其输出端口的高。组件在输出部分提供必要的同步。然后在接收的PN序列和数据是不同的输入比特S0，S1，S2将相互匹配和同步发射机与接收机之间在CDMA系统。

verilog 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用.-Verilog code. Certified success, as a standard cell library for the use of FPGA designers.

51单片机的下载器PCB图，可以用于at89cXX和at89c0xx系列的单片机的程序烧录，简单好用！使用proteus画的板。(51 MCU PCB map downloader, can be used at89cXX and procedures for microcontroller series at89c0xx burning, easy to use! Drawing board with proteus.)