MIPS32五级流水线CPU Verilog代码，注释清晰，供学习

一个关于VERILOG与VHDL混合编程，混合验证的资料(A hybrid programming on VERILOG and VHDL, mixed verification data)

VGA显示FPGA实现的VHDL语言的贪吃蛇游戏设计 本设计分为6个模块主要是扫描模块 VGA现实和控制模块 游戏设计的模块 电源模块等 用QUARTUS2仿真运行(VGA display FPGA VHDL language to realize the Snake game design The design is divided into six modules mainly scanning module VGA module power module and control module reality game design, etc. Simulation run with QUARTUS2)

SystemVerilog 写的APB总线接口的uart 代码，带testbench.(Uart code of APB bus interface written by SystemVerilog, with testbench.)

这是一个普通的 VGA 时序控制器代码直接生成 HSync、 垂直同步和 HCount，VCount 信号。

说明：  PicoRV32 is a CPU core that implements the RISC-V RV32IMC Instruction Set. It can be configured as RV32E, RV32I, RV32IC, RV32IM, or RV32IMC core, and optionally contains a built-in interrupt controller. Tools (gcc, binutils, etc..) can be obtained via the RISC-V Website. The examples bundled with PicoRV32 expect various RV32 toolchains to be installed in /opt/riscv32i[m][c]. See the build instructions below for details.

说明：  vhdl常见小实验代码，包括二进制比较器，4选1,8421十进制，8421转化成格雷码，8421余三码，分频器，数据码译码器，二进制减计数器，四位环形计数器等(VHDL common small experiment code)

实现方法大同小异，这个亲测仿真无误,内含有全部quartursII文件

编码器 编码器是设备、 电路、 传感器、 软件程序、 算法或人 thatconverts 信息从一个格式或代码到另一个，为标准化、 速度、 保密、 安全、 或通过收缩大小节省空间的目的。 简单的编码器 一种简单的编码器电路可以接收单个活动输入 2 n 输入的行上生成二进制代码 n 并行输出线。 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报 打分 发表评论 暂无评论

基于verilog hdl编写的FPGA正弦信号发生器，已测试。(FPGA sine signal generator)

酷睿系列流水灯通用程序，来回往返流水，点亮led(ledwater for ep2c8q208c8)