-
芯片控制器
芯片控制器包含的控制单元,16 位 ALU 用内存单元执行各种算术运算和逻辑运算。这是用 verilog 在 XILINX ISE 模拟器模拟。给出了一个详细的文档和代码设计的芯片控制器包括在内。
- 2022-08-14 06:50:36下载
- 积分:1
-
简易报文识别器
里面有状态机的应用,比如在HEAD那个状态,统计5个0x55d5数,那么
如何知道现在希望是55还是d5呢?
假设head_flag信号,若head_flag=0,希望是55;若是head_flag=1,希望是d5。
4. 初值:0;加
- 2022-02-04 11:09:55下载
- 积分:1
-
spi的verilog代码
spi协议的verilog实现,其中包括4个模块,可以达到很大的测试时钟频率,也已经通过了流片验证,FPGA验证。其中有防抖模块来减少防抖。通过状态机实现,既可以串并转换,可读可写
- 2022-05-04 23:32:23下载
- 积分:1
-
基于FPGA控制的DDS波形发生器
基于FPGA控制的DDS波形发生器,可在Cyclone IV系列板子上使用,已经过仿真验证(Based FPGA control DDS waveform generator in Cyclone IV series board on use, has been simulation)
- 2017-03-17 11:08:39下载
- 积分:1
-
cfft_control
vhdl code for cyclic cfft control
- 2011-04-05 14:42:09下载
- 积分:1
-
RS(204-188)decoder_verilog
采用verilog实现的有限域GF(28)弱对偶基乘法器,本原多项式: p(x) = x^8 + x^4 + x^3 + x^2 + 1 ,多项式基: {1, a^1, a^2, a^3, a^4, a^5, a^6, a^7},弱对偶基: {1+a^2, a^1, 1, a^7, a^6, a^5, a^4, a^3+a^7}(Verilog achieved using the finite field GF (28) weak dual basis multiplier)
- 2016-06-12 16:31:51下载
- 积分:1
-
VHDL-DDS
基于FPGA的DDS信号源设计,32位相位累加器,产生可调频率(FPGA-based DDS signal source design, 32-bit phase accumulator to generate tunable frequency)
- 2013-06-27 15:16:15下载
- 积分:1
-
一个具有同步置,异步清零的D触发器Verilog作业
设计一个具有同步置1,异步清零的D触发器。
设计一个类似74LS160的计数器(Design an D trigger with synchronous reset 1 and asynchronous reset.
Design a counter like 74LS160.)
- 2020-06-27 00:40:01下载
- 积分:1
-
cordic 算法
Cordic 算法的设计处理实施 sin 和 cos 角度对于笛卡尔坐标。
- 2022-02-14 07:26:13下载
- 积分:1
-
A4_Oscilloscope_Top
数字示波器实验,利用AD、DA和VGA三个外设来实现简易示波器,DA外设发送正弦波给AD外设,AD外设解析成数字信号将数据送给VGA外设进行显示。在VGA上可以看到DA外设发送的波形、波形频率和波形峰峰值。(In the experiment of digital oscilloscope, AD, DA and VGA are used to realize simple oscilloscope. DA peripheral transmits sine wave to AD peripheral. AD peripheral resolves into digital signal and sends data to VGA peripheral for display. The waveform, waveform frequency and peak value of DA peripheral can be seen on VGA.)
- 2019-03-13 10:45:10下载
- 积分:1