登录
首页 » Verilog » 时钟分频的 verilog

时钟分频的 verilog

于 2022-04-08 发布 文件大小:577.47 kB
0 188
下载积分: 2 下载次数: 1

代码说明:

时钟司程序测试所选定的值 (32 位)。填空 Altera QuartusII Verilog。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • S05_example_Network
    vivado lwip 应用文档 基于zynq 7020(vivado lwip example text of zynq)
    2020-06-17 11:40:02下载
    积分:1
  • cpu_easy
    说明:  ADD MOV MOVi SUB四指令cpu设计,qutartus,(Design of four-instruction CPU)
    2019-05-13 11:44:49下载
    积分:1
  • 交通灯控制系统
    基于veilog语言的交通灯控制系统,无左转灯,自制数字电子技术课程设计,仿真通过,由于是多个程序拼接外加本人水平有限,可能结构略有杂乱。
    2022-08-18 14:49:32下载
    积分:1
  • DE2_115_TV
    这个代码主要实现了基于VHDL的关于TV方面的功能。(This code is the main achievement of the VHDL about aspects of the function based on TV.)
    2013-03-06 21:49:22下载
    积分:1
  • SD卡控制器verilog
    sd卡读写,仿真模型,testbanch测试文件(sdcard read write and sdcard model)
    2021-04-21 16:28:49下载
    积分:1
  • 测试AD9226采集数据能力,并将数据发送到串口显示为电压值。
    测试AD9226采集数据能力,并将数据发送到串口显示为电压值.采用的是cyclone iv的FPGA。
    2023-02-03 05:35:05下载
    积分:1
  • 执行高速度低功率组合和时序电路使用可逆逻辑
    摘要可逆逻辑本身是一个突出的、具有重要意义的技术,在这一技术中起着重要的作用
    2022-07-24 10:08:03下载
    积分:1
  • 97小波_2D_2Level
    97小波_2D_2Level的FPGA实现,适用的97提升小波变换,包含了完整的97小必争变换和反变换
    2022-02-22 00:51:44下载
    积分:1
  • FPGA 的UDP实现
    FPGA 的UDP实现,能够实现ARP、IP、UDP协议。已经通过验证。
    2022-12-13 19:55:03下载
    积分:1
  • vivado-constraints
    说明:  vivado软件中的时序约束参考资料,很详细,不同的约束种类对应不同的命令。(vivado-using-constraints)
    2019-05-15 16:20:58下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载