802.11a的基带检测

encoding and decoding of audio signal

FPGA 的UDP实现，能够实现ARP、IP、UDP协议。已经通过验证。

下一代无线通信系统功能高度动态配置，在那里的循环前缀长度变化的传输方式，框架结构，与更高级别的协议。

在FPGA内使用PID算法反馈控制小车速度和方向，四电机独立(PID algorithm within the FPGA using feedback control the car speed and direction, four independent motors)

不同类型的加法器和乘法器在 verilog 中实现。这些都是： 携带看加法器，carryskip 加法器，booth 型乘法器，阵列乘法器

单片机和FPGA的通信程序，发送5个数，传输稳定，可以自行修改可一次传多个数(MCU and FPGA communication program, send five the number of stable transmission, you can modify the number may be more than one pass)

Turbo编码的FPGA实现，采用了（7，5）RSC编码和循环移位交织，帧长度128bit(The FPGA implementation of Turbo coding adopts (7, 5) RSC coding and cyclic shift interleaving, and the frame length is 128bit.)

48阶FIR滤波器的verilog，包含测试文件(48-order FIR filter verilog, including test paper)

说明：  设计一个8位的简易频率计，测出信号的频率，即1s内变化的次数。(An 8-bit simple frequency meter is designed to measure the frequency of the signal, i.e. the number of changes in one second.)

应用背景ADPLL数字锁相环在fpga上工程中有广泛的应用，程序有verilog语言编写关键技术全数字锁相环ADPLL由verilog HDL语言编写在FPGA上使用。