登录
首页 » VHDL » URISC 处理器由数据单元和控制单元组成。数据单元中包含保存运算数据和运算结果的数据寄存器,也包括用来完成数据运算的组合逻辑电路单元。控制单元用来产生控制信号...

URISC 处理器由数据单元和控制单元组成。数据单元中包含保存运算数据和运算结果的数据寄存器,也包括用来完成数据运算的组合逻辑电路单元。控制单元用来产生控制信号...

于 2022-03-24 发布 文件大小:1.99 kB
0 170
下载积分: 2 下载次数: 1

代码说明:

URISC 处理器由数据单元和控制单元组成。数据单元中包含保存运算数据和运算结果的数据寄存器,也包括用来完成数据运算的组合逻辑电路单元。控制单元用来产生控制信号序列,以决定何时进行何种数据运算。控制单元要从数据单元得到条件信号,以决定继续进行那些数据运算,数据单元要产生输出信号,数据运算状态等有用信息。-URISC processor by the data unit and control unit. Data unit included in the preservation of data and computing the results of computing the data register, but also data used to complete a combination of computing logic circuit unit. Control unit used to generate the control signal sequence, to determine when and what data computing. Control unit from the data unit received condition signal to determine the continuation of the data computation, data unit to produce output signals, data, such as computing the state of useful information.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 5
    fpga paper function fff(fpga paper function)
    2010-03-11 23:15:24下载
    积分:1
  • raylrnb (3)
    说明:  本资源有一个matlab程序段,是仿真BPSK分别在高斯噪声和瑞利衰落下的误码率,产生图形对仿真值和理论值进行比较(This resource has a matlab program segment, which is the bit error rate of simulated BPSK under Gaussian noise and Rayleigh fading respectively. The generated graph compares the simulated value with the theoretical value.)
    2019-10-21 21:16:04下载
    积分:1
  • LED测试小程序
    可实现任意频率的LED点灯形式,只需改变分频次数和赋值就可以得到想要的的结果。可实现任意频率的LED点灯形式,只需改变分频次数和赋值就可以得到想要的的结果。可实现任意频率的LED点灯形式,只需改变分频次数和赋值就可以得到想要的的结果。可实现任意频率的LED点灯形式,只需改变分频次数和赋值就可以得到想要的的结果。可实现任意频率的LED点灯形式,只需改变分频次数和赋值就可以得到想要的的结果。可实现任意频率的LED点灯形式,只需改变分频次数和赋值就可以得到想要的的结果。可实现任意频率的LED点灯形式,只需改变分频次数和赋值就可以得到想要的的结果。可实现任意频率的LED点灯形式,只需改变分频次数和赋值就可以得到想要的的结果。可实现任意频率的LED点灯形式,只需改变分频次数和赋值就可以得到想要的的结果。
    2022-01-22 11:14:15下载
    积分:1
  • 基于fpga的DDS程序 AD9767
    基于fpga的DDS程序 可输出正弦波 方波 三角波 锯齿波(DDS program based on FPGA can output sinusoidal square wave triangular wave sawtooth wave)
    2020-06-20 21:00:01下载
    积分:1
  • static-timing-analyze
    特权同学主讲的FPGA设计的时序约束专题(STA部分)(Speaker privileged classmates timing constraints for FPGA design topics (STA section))
    2013-07-11 13:23:46下载
    积分:1
  • Farrow
    matlab代码,利用Farrow结构设计分数延时滤波器,滤波器阶数和个数可分别进行设置,利用最大最小准则近似。(Matlab code, using Farrow structure design fractional delay filter, filter order and number can be set separately, using the maximum and minimum criterion approximation.)
    2021-03-28 22:29:11下载
    积分:1
  • verilog program for 8
    verilog program for 8-bit multiplier
    2023-07-15 11:05:03下载
    积分:1
  • vhdl语言实现的频率发生器,可以产生不同的频率
    vhdl语言实现的频率发生器,可以产生不同的频率-A frequency generator wirriten by VHDL, which can generate different frequecies.
    2022-03-10 21:02:25下载
    积分:1
  • updown
    VHDL Programmes -2 for dumping on FPGA
    2014-02-12 00:22:46下载
    积分:1
  • 24_Timer
    使用Verilog编写的24位定时器,具有apb 总线接口,可以设置工作方式和计数初值。(The 24-bit timer written by Verilog has APB bus interface, which can set working mode and count initial value.)
    2021-04-27 21:38:44下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载