登录
首页 » DSP设计 » 通过使用 matlab 简单维特比译码器

通过使用 matlab 简单维特比译码器

于 2022-03-22 发布 文件大小:2.19 kB
0 258
下载积分: 2 下载次数: 1

代码说明:

一般操作维特比译码器。 1.内存的数量 (ex: 3) 2.多项式 (ex: g1 = [1 0 1 1],g2 = [1,1,1 1]) 3.帧数 (ex: 200) 4.帧长度 (ex: 60) 可以更改。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DSP ADC 例子 DSP 2812 ADC 例子
    DSP ADC 例子 DSP 2812 ADC 例子-DSP ADC example DSP 2812 ADC example
    2022-03-31 11:17:12下载
    积分:1
  • dm648的ddr2测试例程
    测试DDR2是否能够正确写读数据,往DDR2中写一段数据,然后再读出来与写的数据进行比较
    2022-01-25 19:58:49下载
    积分:1
  • PMSM DSP28335
    dsp28335实现的永磁同步电机控制系统,包括(启动,运行, 保护),可以作为电机控制系统 的参考资料dsp28335 achieve permanent magnet synchronous motor control
    2022-05-15 13:59:32下载
    积分:1
  • 一种新型的 LUT 设计优化 DSP 应用程序结构
    在文献中已经报道了几种架构的内存为基础的实施数字信号处理器的算法,涉及正交变换和数字滤波器。乘法是在信号处理和ALU,乘法器主要运算采用查找表(LUT)作为其计算的记忆。然而,我们没有发现任何显着的工作记忆LUT优化乘法。提出了查找表的设计一种新的方法,其中只有奇数多存储(OMS)方案。此外,反对称的产品编码(APC)方法,LUT减小一半,提供了一种减少。当APC方法结合OMS技术,两补码运算可以简化由于输入地址和LUT的输出可以被转化为奇数,从而减少LUT尺寸四分之一的常规lut.the LUT乘法器提出字的大小= W = 5和6比特编码的Verilog和在Xilinx 13.4合成。研究发现,提出了基于LUT的乘数是同等面积的大小和时间复杂度为8位字,但较高的字的大小,它涉及比CSD地区少倍增时间明显减少(CSD)为基础的乘数。对于16位和32位字大小,分别提供超过节省面积延迟产品在相应的CSD乘数30%和50%。
    2023-04-30 00:40:03下载
    积分:1
  • ti_dsp_6000 series, the dsp/bios real
    ti_dsp_6000系列下,在dsp/bios实时操作系统下,外设timer的使用-ti_dsp_6000 series, the dsp/bios real-time operating system, The use of peripherals timer
    2022-01-22 04:38:56下载
    积分:1
  • dsp的入门教程,适合初学者
    dsp的入门教程,适合初学者-dsp entry guidance for beginners
    2022-03-03 00:34:45下载
    积分:1
  • DSP C67x 系列的库函数,可以帮助解决大问题,编程会方便很多...
    DSP C67x 系列的库函数,可以帮助解决大问题,编程会方便很多-DSP C67x series of library functions that can help solve the big problem, it will facilitate the programming of many
    2023-06-28 01:50:04下载
    积分:1
  • dsp28335实现串口发送数据
    dsp28335实现串口发送数据,CCS5.5,可以选择导入已有CCSV5工程。dsp28335实现串口发送数据
    2022-02-05 18:39:16下载
    积分:1
  • 基于dsp的软驱控制源程序
    基于dsp的软驱控制源程序-based on the floppy dsp source control
    2022-01-27 19:50:07下载
    积分:1
  • dsptms320f2812
    dsptms320f2812
    2022-10-18 05:50:02下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载