登录
首页 » VHDL » 在spartan-3e上利用八个led实现流水灯效果

在spartan-3e上利用八个led实现流水灯效果

于 2022-03-21 发布 文件大小:4.81 kB
0 160
下载积分: 2 下载次数: 1

代码说明:

在spartan-3e上利用八个led实现流水灯效果-Spartan-3e in the use of eight led lights to achieve the effect of flowing water

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • CHING
    数字钟vhdl主要分为正常显示与报时功能(Digital clock vhdl)
    2013-03-06 15:32:11下载
    积分:1
  • ieee
    VLSI Implementation IEEE Papers 2010 to 2014
    2014-07-08 03:52:41下载
    积分:1
  • det
    double edfe trigger d latch
    2014-01-07 19:55:29下载
    积分:1
  • 频率计实验程序代码
    说明:  XC7A35TCSG324-1的Verilog频率计程序,支持十分频,支持切换内外信号输入(Verilog frequency meter program of xc7a35tcsg324-1 supports decadal frequency division and switching internal and external signal input)
    2019-12-24 13:40:45下载
    积分:1
  • 基于VHDL的rsc(7,5)递归卷积编码器
    rsc递归卷积编码器是turbo码的分量编码器,递归相对于普通的卷积码多了一个反馈,拥有更好地重量谱分布和更加的误码率特性,且码率越高,信噪比越低其优势越明显。利用D触发器组成的rsc生成器,逻辑思维简单,里面包含有测试波形以及测试的结果
    2022-06-28 16:38:10下载
    积分:1
  • 系统设计
    说明:  基于PCF8591数模转换和DDS技术的信号发生器系统设计(Design of Signal Generator System Based on PCF8591 Digital-to-Analog Conversion and DDS Technology)
    2020-06-21 02:20:01下载
    积分:1
  • 基于dds的波形发生器
    说明:  DDS的基本原理主要由五部分组成,分别是;相位累加器,正弦波形存储器,数模转换器,低通滤波器和时钟,将相位累加器输出的数据作为地址,用来查询表的数据,将取出的正弦数据通过数模转换器输出模拟信号,模拟信号再通过一个低通滤波器输出纯净的正弦波信号。(The basic principle of DDS is mainly composed of five parts: phase accumulator, sinusoidal waveform memory, digital to analog converter, low-pass filter and clock. The output data of phase accumulator is used as address to query the data of table. The extracted sinusoidal data is output analog signal through digital analog converter, and the analog signal is output pure sine through a low-pass filter Wave signal.)
    2020-09-16 23:34:30下载
    积分:1
  • clock-generation
    长帧同步时钟的产生, 源码程序,实验好用(Long frame synchronization clock generation, source program, easy to use experimental)
    2012-10-21 09:52:08下载
    积分:1
  • DA_AD
    基于FPGA的AD和DA设计代码及文档(Design code and document of AD and DA based on FPGA)
    2017-11-07 22:03:30下载
    积分:1
  • 频率计介绍了用VHDL语言编写的频率计的程序,详细编写了如何测频,如何计数频率。...
    频率计介绍了用VHDL语言编写的频率计的程序,详细编写了如何测频,如何计数频率。-Cymometer introduce VHDL language with the frequency of the procedure in detail how to prepare a frequency measurement, how to count the frequency.
    2023-05-28 07:15:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载