-
FPGA的并行流水线的AES-GCM核心100G以太网应用
应用背景在本文中,我们提出了一种高效的设计方法在可重构硬件设备中实现GCM结合认证加密AES。由于四AES内核和四binaryfield复制我们能演示如何打破该100Gbps的速度必将在FPGA。为了减少的在Ghash操作关键路径,四级流水线已被插入在广发(2128)乘法。这个最后的GCM的架构依赖于一个4×4建筑实现了在Xilinx Virtex-5器件119gbps。关键技术即将推出的IEEE以太网标准的重点将提供的数据传输带宽的100Gbit /美国目前,最快的加密原始批准的美国国家标准与技术研究所,结合数据加密和身份认证,是伽罗瓦/计数器模式(GCM)操作。如果可行性,提高速度的GCM到100Gbit/s的ASIC技术已经表明,在GCM FPGA实现安全100G以太网网络系统出现了一些重要的结构问题。在本文中,我们报告一个高效的FPGA架构该模式结合AES分组密码。与四流水线并行AES-GCM芯我们可以要达到新的以太网标准要求的速度。此外,时间关键二进制字段乘法的认证过程依赖于四个流水线2 Karatsuba—人乘子。
- 2022-04-01 01:49:49下载
- 积分:1
-
proj-ASC
simple microprocessor that gives the greatest common divisor of 2 (4bit) numbers
- 2014-11-05 06:32:53下载
- 积分:1
-
usb2lpt
German REAL LPT! USB2LPT
- 2012-08-05 03:33:40下载
- 积分:1
-
7_ImageEnhance
基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像增强处理,平滑,锐化,滤波(System Generator based image processing engineering, multimedia processing FPGA implementation source code, image enhancement, smoothing, sharpening, filtering)
- 2020-10-20 21:07:24下载
- 积分:1
-
3-8
3-8译码器,可以讲三位二进制输入转换为8中取1的输出信号(3-8 decoder, you can talk about the three binary input is converted to 8 of the output signal from 1)
- 2009-07-16 17:23:30下载
- 积分:1
-
robot_7_31
使用Verilog HDL来控制机器人,六个高精密舵机,舵机运动非常流畅,舵机不抖动(FPGA to control the robot servo, six servos)
- 2012-12-07 11:11:02下载
- 积分:1
-
- 2022-01-25 14:18:53下载
- 积分:1
-
SPI-NOR-Flash-controller-Verilog
SPI NOR Flash控制器Verilog源代码(SPI NOR Flash controller Verilog)
- 2020-11-28 15:29:29下载
- 积分:1
-
cpu8bit
这是一个计算机组成原理综合性实验:设计8位cpu。该cpu是8bit的代码,包含有4个寄存器,一个存储器,还有alu以及控制器。一共可以实现16条指令。(This is a computer composition principle of comprehensive experiment: Design 8 cpu. The cpu is 8bit code contains four registers, a memory, as well as alu and controllers. A total of 16 instructions can be achieved.)
- 2020-07-01 08:40:01下载
- 积分:1
-
EMIF
EMIF接口调试代码,使用的是Verilog语言,FPGA与DSP通信,测试成功(EMIF interface debugging code that USES the Verilog language, FPGA and DSP communication, testing success)
- 2020-12-04 10:39:24下载
- 积分:1