I2C slave设计代码

最大最小值寻找程序，可以实现自动查找最大值与最小值(min_max_finder)

Interface for ADS8361 TI ADC IP Core for ALTERA NIOS2

基于fpga的电子血压计。pdf文档，好用，内容清楚简单，转载而来(Electronic sphygmomanometer based on fpga)

用case 语句描述的4 选1 Mux 源码程序，好用(-4 with a case statement described 1 Mux source program, easy to use)

vhdl code for fir filter

16位进位加法器保存，它的Verilog代码，使用XILINX的描述和仿真，Modelsim的

代码属于原创，写了一天，比网传的简单明了；用Verilog语言实现的IIC通信协议，用分频计数器的方法实现SCL的输出，同样用计数器的方式确定SCL的低电平中点，在此改变SDA的值。

用verilog实现endat2_1驱动,并用signalTap捕捉信号。(Using verilog achieve endat2_1 drive and use signalTap capture signal.)

说明：  basys3的数字钟，可以显示00.00-59.59(Digital clock of basys3,It can display 00.00-59.59)

代码用两种方法设计了一个基于多相滤波的内插器，低通滤波器采用128阶凯撒窗，内插倍数32，并且给定信号范围，验证了内插器的正确性，画出了内插前后信号的频谱。(The code design the interpolator based on polyphase filter using two methods.The low pass filter is 128 order Caesar window and interpolation multiple is 32.I give the range of the signal to verify the interpolator and plot the spectrum of the signal before and after the interpolator. )