登录
首页 » Verilog » 基于 Fpga 的高速 8 位吠陀乘法器

基于 Fpga 的高速 8 位吠陀乘法器

于 2022-03-20 发布 文件大小:11.38 kB
0 147
下载积分: 2 下载次数: 1

代码说明:

本文介绍了 8 位Vedic乘法器提升传播执行延迟,当相比传统的乘数,像阵列乘法器、 布劳恩乘数、 改性的 booth  型乘法器和华莱士树型乘法器

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • led
    LED灯、跑马灯的显示源程序,包括对代码的说明(Display source code LED lights, marquees, including the code specification)
    2013-01-18 18:20:57下载
    积分:1
  • Verilog-HDL-tutorial
    verilog HDL经典的入门书籍,内容很详细,讲了许多实例,适合硬件描述语言初学者。(verilog HDL classic introductory book, the content is very detailed, spoke many instances, suitable hardware description language for beginners.)
    2013-10-08 20:21:51下载
    积分:1
  • UDP
    用FPGA中的三速以太网来实现UDP通信,功能强大(With a triple-speed Ethernet in the FPGA to implement UDP communication, powerful)
    2013-03-08 18:27:38下载
    积分:1
  • 3*3按键控制流水灯
    verilog HDL语言程序,运行后3*3矩阵键盘按键控制实验板led依次点亮,达到流水灯的效 果
    2022-10-19 20:20:04下载
    积分:1
  • fpga led
    led大显示屏发送卡代码,非常珍贵的,大家多多下载,和CODEFORGE网站共同发展,谢谢这个网站,这么多资源,对软件工程师真的是非常有用,再次感谢
    2022-01-27 23:17:04下载
    积分:1
  • wcdma_reciever
    本代码仿真了WCDMA小区搜索。cell_search_cpich scramble wcdmasource(This code emulation WCDMA cell search. cell_search_cpich scramble wcdmasource)
    2020-11-24 16:39:34下载
    积分:1
  • ALU verilog
    设计与实现的 ALU RISC 处理器。
    2022-05-05 15:25:09下载
    积分:1
  • er
    秒表 东北大学秦皇岛分校 电子设计自动化 实验(Stopwatch Northeastern University at Qinhuangdao electronic design automation experiment)
    2012-06-27 02:25:14下载
    积分:1
  • 基于FPGA的DDS
    基于FPGA的DDS。可以产生三种波形:正弦,方波,三角波。频率分辨率0.012Hz。频率从0至25MHz任意可调。(FPGA-based DDS. Can produce three waveforms: sine, square, triangle wave. Frequency resolution 0.012Hz. Frequency is adjustable from 0 to 25MHz.)
    2013-08-05 07:06:22下载
    积分:1
  • spi的验证ip
    用SystemVerilog写spi通信模块的验证ip结构简洁,容易上手可以作为spi设计中的验证之用
    2022-02-14 06:19:44下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载