基于 Fpga 的高速 8 位吠陀乘法器

FPGA接AD模块通过数码管显示电压数据，将模拟信号转换成数字信号进而通过数码管实时显示电压，相当于一个简易的电压表。

用于数字积分器的设计，主要涉及VHDL、Verilog等FPGA编程语言。(Design of Digital Integrator)

VHDL语言，设计一个在DE2平台的8个七段数码管上循环显示HELL0的程序，采用按键控制循环的速度，慢速循环时间间隔为1S，快速循环时间间隔为200ms。(VHDL language, design a platform in the DE2 8 segment digital tube display HELL0 program cycle, the speed control loop using keys, slow cycle time interval for the 1S, fast cycle time interval is 200ms.)

本实验将采用双通道 12bit AD 9226在开发板上实现数据采集和模数 转换的功能(This experiment will use dual channel 12bit AD 9226 to realize data acquisition and module on the development board. The function of conversion)

说明：  I2C读程序，通过状态机描叙,仿真达到要求(I2C Reading, depicts through the state machine, called Simulation)

VHDL Language Reference courses part4

FPGA 学习实例 动态时钟、面积、速度优化相关代码(Codes related to dynamic clock, area and speed optimization for learning examples of FPGA)

这是DDR3 SDRAM的控制器内核。 默认配置支持一个64位UDIMM或SO-DIMM 支持1GB，2GB，4GB和8GB的DIMM大小 以最低DDR3传输速率600 MT / s工作 针对Xilinx Spartan 6 FPGA系列进行了优化 在不到1300行的Verilog中实现 支持BC4（Burst chop 4）读写命令和刷新命令 XC6SLX25和XC6SLX75 FPGA在-2和-3速度等级下验证了可靠的操作

LDPC Encoding Ebook Tetourial code

实现的电子钟，资料非常全面，是一次课程设计的大作业，完成的质量很高。(Achieve the electronic clock information is very comprehensive, curriculum design job, completed high quality.)