登录
首页 » VHDL » vhdl,七段数码管驱动程序,完成数字显示功能

vhdl,七段数码管驱动程序,完成数字显示功能

于 2022-03-19 发布 文件大小:84.26 kB
0 212
下载积分: 2 下载次数: 1

代码说明:

vhdl,七段数码管驱动程序,完成数字显示功能-vhdl, seven-segment digital tube driver, complete the digital display

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 32_lvds_test
    Xilinx 公司Spartan-6系列FPGA实现LVDS,带Modelsim仿真文件,已综合。(Xilinx Spartan-6 Series FPGA implements LVDS with Modelsim simulation file, which has been synthesized.)
    2020-11-30 20:59:27下载
    积分:1
  • 16QAM
    QAM调制模块,可用于Quartus仿真与fpga硬件实现。(QAM Modulation Mode, can be used for Quartus simulation and FPGA.)
    2013-12-27 10:01:48下载
    积分:1
  • 等精度频率计
    基于FPGA的等精度频率计,包括工程,doc和一些查找资料(An equal precision frequency meter based on FPGA, including engineering, Doc, and some lookup data)
    2020-10-30 21:39:57下载
    积分:1
  • SDRAM控制器设计代码
    SDRAM控制器设计代码,我们写的SDRAM控制器是肯定包括初始化、读操作、写操作及自动刷新这些操作的,既然这样,我们就可以给每一个操作写上一个模块独立开来,这样也便于我们每个模块的调试,显然这种思路是正确的。那怎么让我们的各个模块工作起来呢,虽然都是独立的模块,但很显然这几个模块之间又是相互关联的。就拿上面刚才说的那个情况来讲,如果SDRAM需要刷新了,而SDRAM却正在执行写操作,那我们刷新模块与写模块之间怎么进行控制呢?这个问题解决了,读模块与刷新模块之间的这个问题也可以很轻松的解决。
    2022-03-21 02:39:52下载
    积分:1
  • 可编程ASCII
    说明:  写出13个简单的Verilog demon,适合初学者观摩学习。配合实验报告,食用更佳。(Write 13 simple Verilog demon, suitable for beginners to observe and learn. With the experimental report, it is better to eat.)
    2020-12-28 18:59:02下载
    积分:1
  • 展位乘数 VHDL 源代码
    8位有符号编码的整数基改性
    2022-06-14 01:22:33下载
    积分:1
  • divid5_VERILOG
    VERILOG实现无分频时钟,包括测试文件,经过验证可用(VERILOG is no difference between the frequency of the clock implementation, including test papers, can be used after authentication)
    2009-03-30 15:11:30下载
    积分:1
  • AskPsk
    说明:  ask psk 编码调制的vhdl 实现(ask psk coded modulation to achieve the VHDL)
    2005-11-26 09:14:32下载
    积分:1
  • vga
    VGA驱动及显示程序,用Verilog编写代码实现VGA的驱动和显示,并且提供了测试程序Testbench通过测试能得到正确的时序波形。(the source code for driving VGA and displaying the images,the testbench was offered.)
    2009-06-11 19:05:09下载
    积分:1
  • 4x4Key_daisy090708
    使用Altera公司的FPGA进行VHDL开发。使用quartus2 9.0软件在EP1C3T144C8开发板上实现对4x4键盘的输入控制,并显示在一个8段式数码管上。(The use of Altera' s FPGA-VHDL development. Use quartus2 9.0 software EP1C3T144C8 the development board to realize 4x4 keyboard input control, and displayed in an eight-stage digital pipe.)
    2009-09-25 06:24:34下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载