FPGA编程：基于Verilog实现的计时器

串口收发，实现可调波特率的串口通信，verilog源码(Serial port and transceiver)

基于verilog的FFT设计，使用vivado作为开发平台(Verilog based on the FFT design, the use of vivado as a development platform)

可以进行连续uart串口读写999次以上不出错，已经检测成功(It can read and write serial UArt more than 999 times without error. It has been detected successfully.)

设计遥控器接收解码电路。该电路接收编码后的串行数据，解码输出数据。电路接收 到的串行数据的格式为： 4 位同步码“ 1010”， 4 位数据（高位在前）， 1 位奇校验码（对前 8 位数据校验）(Design of remote control receiver decoding circuit. The circuit receives the encoded serial data and decodes the output data. The format of the serial data received by the circuit is: 4 bit synchronous code "1010", 4 bit data (high in the front), 1 bit parity check code (check for the first 8 bits of data))

说明：  KMP算法的Verilog HDL实现，模式串从模块的外部输入，计算next函数，然后进行KMP匹配。有仿真。环境为Quartus II 8.0 Web Edition。(Verilog HDL implementation KMP algorithm, pattern string from the module' s external input, calculate next function, then KMP matching. A simulation. Environment for the Quartus II 8.0 Web Edition.)

verilog 硬件编程实现bpsk调制(verilog hardware, programming bpsk Modulation)

verilog 或门程序 初学者必备。。。。。。。。。。。。(verilog )

级联积分梳状(CIC)滤波器是一种被广泛应用于软件无线电中，可以实现抽取或者插值的高效滤波器。它主要用于降低或提高采样率。CIC滤波器的主要特点是，仅利用加法器、减法器和寄存器，占用资源少，实现简单且速度高。

这给了主从模式的 JK 触发器，可以用来排除竞争周围条件。欢迎大家下载、试用。谢谢大家的支持！

LCD图形显示代码，已调试过，可以运行成功(LCD graphics display code has been debugged, you can run successfully)