登录
首页 » Verilog » verilog UART 波特率

verilog UART 波特率

于 2022-03-13 发布 文件大小:3.20 MB
0 169
下载积分: 2 下载次数: 1

代码说明:

该文档里面包含了通过用Verilog编写的串口通信程序,最重要的是代码中涉及并计算出了波特率的可调整性,比如一些常见的波特率:9600、115200等,该代码已在实验中验证了它的可行性。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 123
    说明:  系统介绍了数字开发系统平台FPGA设计中的部分技巧 对于FPGA开发研究人员具有一定的指导和帮助意义(Systematic introduction of digital development platform FPGA design techniques for FPGA development of some of the researchers have some sense of guidance and help)
    2011-03-24 10:34:07下载
    积分:1
  • ad0809
    adc0809 转换,verilog代码(adc0809 conversion, verilog code)
    2020-12-21 11:09:08下载
    积分:1
  • Verilog经典教程-夏宇闻
    硬件描述语言HDL(Hardware Description Language)经典教程(Classic Verilog tutorials)
    2018-08-07 16:43:11下载
    积分:1
  • gam7
    FPGA Implementation ofLow Power 64-Point Radix-4 FFT Processor for OFDM System
    2011-01-22 11:45:44下载
    积分:1
  • AD9764
    一个AD9764的基于FPGA的驱动,希望对有需要的朋友有所帮助(An AD9764 FPGA-based drive, we want to help a friend in need)
    2013-09-05 01:48:57下载
    积分:1
  • taxi
    利用Verilog HDL语言设计了出租车计费器,使其具有时间 显示、计费以及模拟出租车启动、停止、复位等功能,并设置了动态扫描电路显示车费和对应时间,显示 了硬件描述语言Verilog—HDL设计数字逻辑电路的优越性。(Design using Verilog HDL language a taxi meter, it has time display, billing and simulation taxi start, stop, reset and other functions, and set dynamically display scanning circuit and the corresponding time fare, shows the hardware description language Verilog-HDL design advantages of digital logic circuits.)
    2011-08-30 08:18:51下载
    积分:1
  • CD1_PHOTO_ABLUM_1920
    使用FPGA做的数码相册实验,用NIOS做了FAT32文件系统和JPEG图像解码,FPGA和SDRAM做了显示的缓存(Using FPGA to do the digital album experiment, using NIOS to do the FAT32 file system and JPEG image decoding, FPGA and SDRAM to do the display cache)
    2016-07-13 10:04:56下载
    积分:1
  • FPGA实现1Gb以太网
    简单的以太网例程,verilog语言,vivado环境
    2022-01-28 12:02:23下载
    积分:1
  • 带控制器的数据通路实现链表读和累加
    一个自定义的内存,存储了一个链表,通过数据通路访问内存,读取数据,计算链表累加和,数据通路的控制器由一个有限状态机组成,实现了多状态下控制信号的产生,计算的结果回写到内存制定单元。整个过程介绍了有限状态机的设计以及数据通路控制的基本原理
    2022-02-18 16:49:10下载
    积分:1
  • verilog-axi-master
    说明:  Verilog AXI Components Readme GitHub repository: alexforencich verilog-axi
    2020-11-04 14:39:51下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载