登录
首页 » VHDL » VHDL实现ALU的源代码,并且提供了一个详细的testbench!

VHDL实现ALU的源代码,并且提供了一个详细的testbench!

于 2022-03-12 发布 文件大小:1.70 kB
0 158
下载积分: 2 下载次数: 1

代码说明:

VHDL实现ALU的源代码,并且提供了一个详细的testbench!-ALU VHDL source code, and provide a detailed testbench!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Electronic code locks, FPGA
    电子密码锁,采用基于fpga的设计,可以设置6位密码-Electronic code locks, FPGA-based design, can be set 6 password
    2022-04-06 21:28:08下载
    积分:1
  • HDLC控制器
    HDLC控制器源码,包括单独HDLC的Tx端和Rx端实现,以及顶层带FIFO和Wishbone总线控制器的实现,通过Wishbone可方便与CPU连接,通过软件控制整个HDLC控制器的工作。
    2023-06-14 17:55:03下载
    积分:1
  • CODE_VHDL_COUNTING 电路时钟运动显示期间 LED 7 (MẠCH ĐẾM ĐỒNG HỒ THỂ 邵族 HIỂN THỊ 领导 7 ĐOẠN)
    CODE_VHDL_COUNTING 电路时钟运动显示期间 LED 7 (MẠCH ĐẾM ĐỒNG HỒ THỂ 邵族 HIỂN THỊ 领导 7 ĐOẠN)
    2022-01-25 22:02:59下载
    积分:1
  • turbo_dinter
    说明:  电网协议信道解交织器设计FPGA实现,适用于PB16的宽带电力线载波通信(Grid protocol channel deinterleaver design FPGA implementation, suitable for PB16 broadband power line carrier communication)
    2020-05-08 15:53:18下载
    积分:1
  • CPU
    使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG,一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式,采用Load/Store结构,ALU指令采用三地址格式。支持有符号和无符号整数加、减、乘、除运算,并支持浮点数加、减、乘、除四种运算,支持与、或、异或、非4种逻辑运算,支持逻辑左移、逻辑右移、算术右移、循环右移4种移位运算,支持Load/Store操作,支持地址/立即数加载操作,支持无条件转移和为0转移、非0转移、无符号>转移、无符号<转移、有符号>转移、有符号<转移等条件转移。()
    2008-06-02 16:34:00下载
    积分:1
  • rs485_uart
    说明:  fpga的RS485代码,非常容易,适合学习(the code of rs485 in fpga, very easy,suitable for learning)
    2019-07-11 14:24:54下载
    积分:1
  • 有限状态机 — FSM
    有限状态机是指输出取决于过去输入部分和当前输入部分是时序逻辑电路。在有限状态机中,状态寄存器的下一个状态不仅与输入信号有关,而且还与该寄存器的当前输入有关,因此有限状态机又可以认为是组合逻辑和寄存器逻辑的一中组合。下面代码是哈工大计算机学院CPU设计中关于有限状态机部分的代码。
    2022-07-18 13:01:32下载
    积分:1
  • 脉冲多普勒雷达回波信号相干积累的VHDL源程序
    脉冲多普勒雷达回波信号相干积累的VHDL源程序-pulse Doppler radar echo signal coherent accumulation of VHDL source
    2022-12-08 18:50:02下载
    积分:1
  • VGA_yanse
    用fpga实现VGA16色真彩的图片显示,且在AX301实验板上已经调试过(VGA16 achieve true color with fpga pictures show, and in the AX301 has been tuned breadboard)
    2021-02-05 17:59:57下载
    积分:1
  • ethernet_mii_udp_1
    说明:  Verilog开发的,MII接口的百兆以太网UDP代码(100 megabit Ethernet UDP code of MII interface)
    2020-03-20 16:19:21下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载