-
Booth 型乘法器
Booth 算法使用 Verilog HDL 实现用于 16 位乘法签名和未经签名的数字。展位乘数作品上的添加和转移操作的二进制数。
- 2022-05-10 15:46:34下载
- 积分：1
-
verilog实现二维卷积设计
利用Verilog实现了二维卷积的操作，输入特征图尺寸为7x7，卷积核尺寸为5x5，分别使用了折叠、脉动阵列行固定、脉动阵列权重保持三种硬件实现设计方法来完成二维卷积的设计。
- 2023-08-23 08:15:04下载
- 积分：1
-
fft_8
基二8点fftverilog实现。经过modelsim仿真通过(Base 2 fftverilog implementation at 8 o clock. Go through the modelsim simulation)
- 2021-02-21 16:49:42下载
- 积分：1
-
fpga控制 ad7606 verilog语言
fpga 控制ad7606，编写代码用verilog语言，实现采集函数发生器
- 2022-01-25 23:44:58下载
- 积分：1
-
Verilog模块的缓存设计
这是 ；一种缓存设计的Verilog代码，使用先进先出算法。大约2000行代码，该程序包含缓存替换算法的实现。图像规则的选择，以及所有的模拟。这个设计有很多模块。此模块包含替换执行和测试平台
- 2022-03-22 11:53:39下载
- 积分：1
-
apb.v
AMBA总线apb总线的verilog代码以及相关的中断控制。(AMBA bus apb bus verilog code and associated interrupt control.)
- 2021-04-17 20:38:53下载
- 积分：1
-
cam2
DE2-115 + D5M Camera to VGA PC
- 2020-07-09 19:48:55下载
- 积分：1
-
sp6ex7
说明： ISE与Modelsim联合仿真库编译与关联设置。(ISE and Modelsim joint simulation library compilation and associated settings.)
- 2020-07-03 14:17:10下载
- 积分：1
-
MIPS_LANG
verilog实现misp架构，并且支持modelsim仿真(Verilog implements MISP architecture and supports Modelsim simulation)
- 2020-06-18 04:40:02下载
- 积分：1
-
Риторика_Зачетная работа
access must be conf urr arr
- 2019-05-29 20:23:53下载
- 积分：1
|
联系客服（QQ：3324461878）
