登录
首页 » VHDL » 在SOPC Builder的UART IP核接口

在SOPC Builder的UART IP核接口

于 2022-03-04 发布 文件大小:109.01 kB
0 193
下载积分: 2 下载次数: 1

代码说明:

UART RS232 IPCORE for sopc builder -RS232 UART IPCORE for sopc builder

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 计算机组成原理课设
    计算机组成原理课程设计代码,课程设计,计组(Computer organization principle curriculum design code, curriculum design, group calculation)
    2018-10-31 22:26:09下载
    积分:1
  • verilog,4、5分频器,5分频器占空比3:2
    verilog,4、5分频器,5分频器占空比3:2-Verilog, 4,5 dividers, five dividers ratio of 3:2
    2022-06-12 21:27:51下载
    积分:1
  • FPGA
    基于FPGA设计ADC0809采样控制器原代码-FPGA-based design ADC0809 Sampling Controller source
    2022-05-30 01:45:47下载
    积分:1
  • prac2
    VHDL implementation using mouse and monitor
    2009-06-28 20:10:56下载
    积分:1
  • HW2+李东方+2019211409
    说明:  基于数据通路和控制器的高校简单PPM设计(PPM design based on datapath and controller)
    2020-11-25 02:19:32下载
    积分:1
  • 135个经典VerilogHDL源码和说明文档,入门的好资料
    135个经典VerilogHDL源码和说明文档,入门的好资料-135 Classic VerilogHDL source and documentation, a good data entry
    2022-01-20 23:10:53下载
    积分:1
  • FPGA和DSP EMIFA口接口程序。在两FPGA分布
    FPGA与DSP的EMIFA口接口程序.在FPGA内分配了两块双BUFFER与DSP进行通信.-FPGA and DSP EMIFA mouth interface program. The FPGA distribution within the two-SUBJECT ER and DSP communication.
    2023-01-25 08:30:04下载
    积分:1
  • Serial_Adder
    注意:是verilog语言写的 一bit的全加器,实现4位数的串行加法器,一个时钟能完成一次一bit的全加(Note: It is verilog language to write a bit full adder, to achieve four-digit serial adder, a clock can be completed once a bit full adder)
    2020-10-30 20:09:55下载
    积分:1
  • pll
    说明:  fpga配置锁相环完整程序,使用quartus IP核,Verilog语言。(FPGA configuration PLL complete program, Verilog language.)
    2020-06-20 17:00:01下载
    积分:1
  • 奇数奇偶校验器使用VHDL的有限状态机
    An odd parity checker as an FSM using VHDL
    2022-02-24 23:42:29下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载