-
Block-cipher-lock
密码锁verilog源代码,包括四个七段数码管显示模块,设置密码以及输入密码校验模块(Password lock Verilog source code, including four of seven digital tube display module, set the password and password verification module)
- 2014-01-11 23:57:19下载
- 积分:1
-
MIL-STD-1553B代码
FPGA实现1553B编解码器功能 Verilog语言(FPGA implementation of 1553B codec function, Verilog language)
- 2020-12-04 16:29:25下载
- 积分:1
-
yy
说明: 使用XILINX公司提供的板子里面的FFT的IP核,很好用(XILINX board provided the use inside the FFT of the IP core, useful)
- 2010-09-19 01:54:07下载
- 积分:1
-
- 2022-01-25 14:18:53下载
- 积分:1
-
tdc
time to digital convertor
- 2011-09-22 16:25:50下载
- 积分:1
-
组合电路与时序电路的 VHDL 代码
下面给定 zip 包含各项的组合电路与时序电路设计的 vhdl 代码二进制加法器 (全以及一半)、 二进制比较器、 二进制交易加法器,bcd 码与二进制并行加法器,j k 翻转翻牌,像拿倒了计数器,计数器等十年对抗等以及源代码、 测试台架波形 (ubuntu 支持) 还提供了 pdf 和屏幕截图的 RTL 原理图和技术示意图。
- 2022-05-01 01:29:17下载
- 积分:1
-
rtl_DRAM
本程式為使用Verilog語言寫控制DRAM的控制模塊, 可以簡易的控制DRAM IC, 本程式已經過系統驗證.(program for the use of the Verilog language to write the control of DRAM control module, be easy to control DRAM IC, the program has been systematically verified.)
- 2006-12-05 11:31:42下载
- 积分:1
-
四种常用FPGA设计技巧,包括乒乓结构等。
四种常用FPGA设计技巧,包括乒乓结构等。-Four kinds of commonly used FPGA design skills, including ping-pong structure.
- 2022-05-19 22:16:35下载
- 积分:1
-
vhdl,十进制加减计数器,输出计数序列信号
vhdl,十进制加减计数器,输出计数序列信号-vhdl, decimal addition and subtraction counter, the output count sequence signal
- 2022-02-07 17:03:29下载
- 积分:1
-
laplace
Laplace可以应用于图像的锐化,根据其原理,对于Laplace后的图像同样可以进行边缘检测。(Laplace can be applied to image sharpening. According to its principle, edge detection can also be performed for images after Laplace.)
- 2020-07-15 18:28:50下载
- 积分:1