scramble

利用quartus II 软件采用verilog语言设计了一个sigmoid激活函数(this work is a sigmoid ,use verilog language)

在fpga下 ，完全用verilong编写的以太网程序，可以进行tcp/IP通信，请不要用在商业用途中，谢谢

vga interface with text rom. font size 80x40. core need core regeneration.

说明：  串口通信通用模块，FPGA Verilog语言 ise，vivado环境(uart,FPGA Verilog, ise,vivado)

本设计是基于FPGA的一个FIR低通滤波器设计，要求使用Verilog语言编写滤波器模块，通过编译和综合，并通过Matlab和modelsim联合仿真验证设计结果。(This design is a FIR low-pass filter design based on FPGA, use Verilog to program filter module, and joint simulation by Matlab and modelsim to validate the design results.)

Lights, Car light emulator for turn, stop and emergency

使用430的四系点亮流水灯，内置有时钟函数，函数简单，值得一看(The four lines using 430 lit water lights, built-in clock function, the function is simple, eye-catcher)

利用verilog编写的电梯程序，实现基本的电梯运行功能(Elevator program written by Verilog)

网上有类似的源码（dna_rd.v）但是有错误，里面第133行起，有两句没有放在begin end 里面，原本执行s6的状态机是有选择的进入s5或s7，而遗漏begin end 是直接进入s7，因此执行错误，dna读取全为0

用Verilog实现一个基于Mesh拓扑结构的路由器网络(Using Verilog to implement a router network based on Mesh topology)