登录
首页 » Verilog » scramble

scramble

于 2022-03-03 发布 文件大小:296.63 kB
0 159
下载积分: 2 下载次数: 1

代码说明:

VHDL编写加扰和解扰程序,程序连在一起仿真正确,并通过下板子抓数据验证程序没问题-Write scrambling and descrambling program, VHDL program together properly simulation, and data validation procedures is caught by the board no problem

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • sigmod
    FPGA实现基于cordic算法的指数函数的程序(FPGA implementation of an exponential function program based on the cordic algorithm)
    2020-09-10 16:28:00下载
    积分:1
  • 系统设计
    说明:  基于数码管独立显示和三色灯的交通指示系统设计(Design of Traffic Indicator System Based on Digital Tube Independent Display and Tri-color Lamp)
    2020-06-21 02:00:01下载
    积分:1
  • immediate_divide_module
    用组合逻辑实现循环除法器。稳定、安全、可靠。(Combinational logic loop divider. Stable, secure, and reliable.)
    2012-08-30 09:08:04下载
    积分:1
  • sp6ex7
    说明:  ISE与Modelsim联合仿真库编译与关联设置。(ISE and Modelsim joint simulation library compilation and associated settings.)
    2020-07-03 14:17:10下载
    积分:1
  • TLC5510
    TLC5510的驱动程序,采用Verilog语言编写(TLC5510 driver, the use of Verilog language)
    2020-08-13 21:38:29下载
    积分:1
  • jpeg_fpga
    基于FPGA的JPEG解码,对开发图片解码的人有用。(FPGA-based JPEG decoding, the development of image decoding useful.)
    2014-02-24 09:19:22下载
    积分:1
  • EPM570
    非常好的EPM570(CPLD)学习程序源码,适合初学者,能让其快速入门(Very good EPM570 (CPLD) learning program source code, suitable for beginners, allowing its Quick Start)
    2013-09-11 10:18:59下载
    积分:1
  • kc705 sdi demo
    使用sdi 对采集到是视频数据进行解码,转为bt656数据格式的数据进行输出
    2022-10-08 18:25:03下载
    积分:1
  • jesd204_0_ex
    说明:  jesd204b接收部分程序和带仿真历程(Jesd204b receiving part program and simulation process)
    2020-11-26 14:49:31下载
    积分:1
  • uaf42
    使用uaf42设计的有源滤波器,高通滤波器的设计参数记录(Using uaf42 design active filters, high-pass filter design parameters recorded)
    2012-09-09 21:49:49下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载