网站首页

登录

乘法器是硬件设计中的很常见也很重要的一个模块，它的VHDL硬件实现很好的解决了软件编程中做乘法速度慢的问题，在实时高速系统应用中或DSP软核或数字信号处理硬件实...

于 2022-03-03 发布文件大小:302.12 kB

 0  139

下载积分: 2 下载次数: 1

我要下载

代码说明：

乘法器是硬件设计中的很常见也很重要的一个模块，它的VHDL硬件实现很好的解决了软件编程中做乘法速度慢的问题，在实时高速系统应用中或DSP软核或数字信号处理硬件实现算法中，经常能使用到乘法器，所以经典的高速乘法器IP 很有参考价值-Multiplier is a common and important module in hardware designing.Its VHDL addresses the low speed of multiplication in software programming. Multiplier is often used in real-time high-speed system application , DSP soft core or hardware implementation of digital signal processing,so it is worthful to know classic high-speed multiplier IP

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

from across the Xilinx website, learning some FPGA dynamic reconfigurable good e...
从Xilinx网站上下的，学习FPGA部分动态重配置很好的例子。-from across the Xilinx website, learning some FPGA dynamic reconfigurable good example.

2023-03-28 16:10:04下载

积分：1
HB1
半带滤波器，用于sigma-delta DAC中的设计(Half-band filter for sigma-delta DAC design)

2020-12-23 10:29:06下载

积分：1
ADS8325caiyang konfgzhi
ADS8325caiyang konfgzhi

2023-04-14 05:15:03下载

积分：1
Using VHDL realize CPLD (EPM240T100C5) output of the VGA screen
利用VHDL实现CPLD（EPM240T100C5）的VGA屏幕输出-Using VHDL realize CPLD (EPM240T100C5) output of the VGA screen

2023-04-13 10:15:04下载

积分：1
alter FPGA，包含sdram的nios系统开发实验完整工程文件
alter FPGA，包含sdram的nios系统开发实验完整工程文件-nios develop based nios IDE6.0，system involved an sdram

2022-02-13 18:25:41下载

积分：1
Vpwm
按键可调占空比的PWM波产生程序。语言：VHDL(Button adjustable duty cycle of the PWM wave generator. Language: VHDL)

2013-07-30 12:30:58下载

积分：1
zhinengchezaishipingxitong
设计了车载视频显示系统，设计了基于FPGA系统结构的车载视频显示电路板，利用FPGA显示视频控制，采集通道时许控制等。(The on-board video display system design, design the system structure based on FPGA video shows the circuit board, using the FPGA show video control, acquisition channel make control, etc )

2011-12-08 15:37:21下载

积分：1
此示例是8051核加频率计的联合设计,带有8051IP核资料
此示例是8051核加频率计的联合设计,带有8051IP核资料-This example is the 8051 nuclear increase the frequency of joint design, with the nuclear information 8051IP

2022-06-14 22:57:42下载

积分：1
basic_cpu_mano_ise_vhdl
morris mano basic vhdl code in ise

2014-01-13 05:52:01下载

积分：1
Project7_5
说明：基于fpga状态机的交通灯设计，亮灯时间自己修改，程序简单易懂。(Traffic light design based on FPGA state machine, light time self-modifying, the program is simple and easy to understand.)

2020-06-18 04:00:01下载

积分：1

696516资源总数
106914会员总数
0今日下载