登录
首页 » VHDL » 乘法器是硬件设计中的很常见也很重要的一个模块,它的VHDL硬件实现很好的解决了软件编程中做乘法速度慢的问题,在实时高速系统应用中或DSP软核或数字信号处理硬件实...

乘法器是硬件设计中的很常见也很重要的一个模块,它的VHDL硬件实现很好的解决了软件编程中做乘法速度慢的问题,在实时高速系统应用中或DSP软核或数字信号处理硬件实...

于 2022-03-03 发布 文件大小:302.12 kB
0 161
下载积分: 2 下载次数: 1

代码说明:

乘法器是硬件设计中的很常见也很重要的一个模块,它的VHDL硬件实现很好的解决了软件编程中做乘法速度慢的问题,在实时高速系统应用中或DSP软核或数字信号处理硬件实现算法中,经常能使用到乘法器,所以经典的高速乘法器IP 很有参考价值-Multiplier is a common and important module in hardware designing.Its VHDL addresses the low speed of multiplication in software programming. Multiplier is often used in real-time high-speed system application , DSP soft core or hardware implementation of digital signal processing,so it is worthful to know classic high-speed multiplier IP

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 12
    说明:  用FPGA进行等精度频率和相位差测量的程序,本程序是在EPEC6Q240C8下的程序(Carried out with the FPGA such as the frequency and phase measurement precision of the procedure, this procedure was the procedure under the EPEC6Q240C8)
    2010-03-03 17:42:11下载
    积分:1
  • binary_adder_subtractor
    binary adder / subtracter in vhdl
    2012-12-10 14:54:57下载
    积分:1
  • Three-phase-power
    利用FPGA,产生三相SPWM波,与后继硬件电路配合,形成三相电源。高效,实用。(Using FPGA, produce three-phase SPWM wave, with subsequent hardware circuit with the formation of three-phase power. Efficient and practical.)
    2021-04-06 23:49:02下载
    积分:1
  • verilog-lfsr-master
    说明:  Fully parametrizable combinatorial parallel LFSR/CRC module. Implements an unrolled LFSR next state computation. Includes full MyHDL testbench.
    2020-06-24 21:40:01下载
    积分:1
  • ref-sdr-sdram-verilog
    sdram控制器的开发程序,还有文档,可以参考以下(SDRAM controller development process, there is a document, you can refer to the following)
    2008-06-13 22:15:41下载
    积分:1
  • 这是一个基本的ARM7_Core 有基本功能 但不是太完善
    这是一个基本的ARM7_Core 有基本功能 但不是太完善-This is a basic ARM7_Core has the basic functions, but not too perfect
    2022-01-26 06:35:06下载
    积分:1
  • cfo_correction
    说明:  OFDM载波同步,Verilog编写,完全正确!!!(verilog )
    2020-11-05 21:39:50下载
    积分:1
  • alarm
    闹钟设计,VHDL,源代码。闹钟设计,VHDL,源代码。(Alarm clock design, VHDL, the source code.)
    2011-05-23 18:30:29下载
    积分:1
  • 黄金时段介绍STA
    PrimeTime Intro to STA -PrimeTime Intro to STA
    2022-12-10 13:05:05下载
    积分:1
  • or2a
    使用vhdl语言设计一位全加器,在仪器上下载并实现LED灯的闪亮(A full adder design)
    2013-09-26 18:24:15下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载