DDR3读写

说明：  用verilog状态机实现简单的自动售货机(Using Verilog state machine to realize simple vending machine)

SPI控制器，基于VERILOG描述，分模块设计，共6个模块，时钟产生模块，移位模块，主模块，从模块，定义模块，顶层模块。(SPI controller, based on the VERILOG description, sub-module design, a total of six modules, clock generation module, shift module, main module, from the modules, custom module, top module.)

用verilog编写的全数字锁相环，包括鉴相器，模K计数器，加减脉冲模块和分频模块，都经过验证(verilog based digital phase lock loop design, including phase detector,mode K counter, increment/decrement counter and frequency divider )

cvery high compatibles for quartus

闹钟设计模块引用分、秒、小时模块，并且为了能够对闹钟实现12小时设置，而且表示上下午的灯、设置的闹钟时间与原时钟互不影响，另外对上述三个模块进行了复制和修改。包括顶层模块，60进制计数器（6进制和10进制），24进制计数器（12进制），分频器 1.基本功能     ——能显示小时、分钟、秒     ——能调整小时分钟时间     2.提高要求     ——设置任意闹钟     ——12小时和24小时任意切换     ——整点报时

n_bit_paralleLoadShiftRegJK

基于sopc的lcd时钟，开发工具为nios ii和quartus ii9.0(Based on sopc the lcd clock, development tools for the nios ii and quartus ii9.0)

数字滤波器的C语言实现，，包含高通、低通、带通滤波器 (The C language implementation of the digital filter, including the high-pass, low pass, band-pass filter)

ADC Reference code!Clock 100kHz

XAPP585 serdes_1_to_7 and serdes_7_to_1 data