网站首页

移相器 verilog

于 2022-03-01 发布文件大小:170.86 kB

 0  132

下载积分: 2 下载次数: 1

我要下载

代码说明：

这是移位器对Verilog一个桶式移位器的结构通用的方法需要生成块。 for循环中产生块将揭开在编译时，不运行时间就像一个for循环像一个永远阻塞。为了保持它的通用也有有2比1多路复用器有一个参数化的宽度。仅供参考，你可以使用与功能代码太生成模块，例如注释掉mux_2to1实例并取消它下面的赋值语句。通过读取IEEE标准1800年至2012年§27.生成结构了解更多有关生成块。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

4BITMUIT
利用LPM_MUIT宏模块设计一个四位数据乘法器(Use LPM_MUIT macro module design a four data Multiplier)

2013-09-05 10:06:52下载

积分：1
LMS
least mean square algo implemented on verilog

2017-11-01 05:01:56下载

积分：1
dgnszsz
多功能数字钟，在quartusII软件平台上实现的verilog源代码。大家试试看。(Multifunctional digital clock in quartusII software platform to achieve the verilog source code. We try.)

2013-09-20 10:20:31下载

积分：1
dac8568
Verilog 语言写的控制 DAC8568 的模块，DAC8568 是SPI接口。(Verilog language used to write the control module DAC8568, DAC8568 is SPI interface.)

2015-10-30 18:02:04下载

积分：1
verilog-digital-system-design-
verilog数字系统设计，一本很好的verilog学习的书籍，很适合初学者(verilog digital system design, a good verilog learning books, it is suitable for beginners)

2021-01-10 20:28:50下载

积分：1
芯片验证漫游指南附赠源代码
说明：芯片验证漫游指南附赠源代码,适合初学者学习(Chip Verification Walkthrough Guide with Source Code)

2019-03-10 19:59:30下载

积分：1
给予内部晶振对外部时间码校正模块
对于不同竞争可能出现的偏差，采用修改计数方式对多个设备时间码进行修正，时最后输出时间码时同步的，精度可以达到10的付8次方

2022-01-26 05:02:59下载

积分：1
六进制
非常基础且实用的六进制加法器，采用VERILOG语言编写而成。(very common and uesfully tool--counter6, iy is writed by Verilog.)

2017-11-25 23:25:39下载

积分：1
tb_time_offfset
说明： offset_cancellation code for matlab to hdl

2020-06-17 12:20:02下载

积分：1
DDR3
spartan6 里使用DDR3IP核，有教程以及源码(spartan6 with ddr3,source and tutorial)

2021-01-07 08:48:52下载

积分：1

696516资源总数
106914会员总数
0今日下载

移相器 verilog

0 个回复

热门标签

热门下载