登录
首页 » VHDL » 数字密码引爆器的输入描述:1、 在开始输入密码以前的等待状态,首先要按READY键,表示目前准备就绪,可以输入数字密码;2、 当引爆事件发生后,应该回到等待状态...

数字密码引爆器的输入描述:1、 在开始输入密码以前的等待状态,首先要按READY键,表示目前准备就绪,可以输入数字密码;2、 当引爆事件发生后,应该回到等待状态...

于 2022-02-26 发布 文件大小:24.30 kB
0 177
下载积分: 2 下载次数: 1

代码说明:

数字密码引爆器的输入描述:1、 在开始输入密码以前的等待状态,首先要按READY键,表示目前准备就绪,可以输入数字密码;2、 当引爆事件发生后,应该回到等待状态,设置WAIT_T键;3、 如果输入密码不正确,此时要操作READY和WAIT_T是不起作用的,必须由设计人员重新设置到等待状态,设置SETUP键,SETUP为内部按键,操作人员应该不能接触;4、 确定密码输入后,要设计一个点火按键FIRE;-digit passwords detonated"s input Description : one at the start and enter the password before the wait state, according to First READY button, now ready to be imported into digital code; Two, when detonated after the incident, should wait for the state to set up WAIT_T bond; three, if a password is not correct, this time to operate READY WAIT_T and is non-functional, the design must be re-installed to wait for the state, set up SETUP button SETUP internal keys, the operator should not contact; 4 to determine the password, to design a FIRE- ignition keys;

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA-Labview
    Design FPGA in Labview
    2015-05-27 23:39:27下载
    积分:1
  • Serial_Adder
    注意:是verilog语言写的 一bit的全加器,实现4位数的串行加法器,一个时钟能完成一次一bit的全加(Note: It is verilog language to write a bit full adder, to achieve four-digit serial adder, a clock can be completed once a bit full adder)
    2020-10-30 20:09:55下载
    积分:1
  • ahb2apb_bridge_verification-master
    ahb to apb master verification
    2021-03-23 22:09:15下载
    积分:1
  • 用Verlog HDL编写的数字钟程序,包含时,分,秒,进位,解码,扫描显示等功能。...
    用Verlog HDL编写的数字钟程序,包含时,分,秒,进位,解码,扫描显示等功能。-Written by Verlog HDL ,a digital clock program, including hours, minutes, seconds, into the place, decoding, scanning display.
    2023-02-05 04:55:03下载
    积分:1
  • 32_lvds_test
    Xilinx 公司Spartan-6系列FPGA实现LVDS,带Modelsim仿真文件,已综合。(Xilinx Spartan-6 Series FPGA implements LVDS with Modelsim simulation file, which has been synthesized.)
    2020-11-30 20:59:27下载
    积分:1
  • QMD
    实现了QPSK的调制,使用了ise自带的dds的IP核(QPSK is modulated and the IP core of DDS is used in ise.)
    2019-05-05 15:37:58下载
    积分:1
  • fifo
    说明:  FPGA的fifo与dsp的emif接口测试程序(EMIF interface test program for FIFO and DSP of FPGA)
    2020-12-03 16:59:25下载
    积分:1
  • 27个FPGA实例源代码
    一些对初学者比较实用的源码,ASK,PSK,FSK调制解调(Some of the more practical source code for beginners)
    2020-12-10 16:29:20下载
    积分:1
  • 基于fpga的出租车计费系统,采用自顶向下的设计方法
    基于fpga的出租车计费系统,采用自顶向下的设计方法-FPGA-based billing system of a taxi, using top-down design methodology
    2022-07-21 01:07:13下载
    积分:1
  • yunchengxu
    说明:  内附几十种小程序,有状态机、比较器、波形发生器、乘法器、加法器、步进电机控制器等,希望大家能用的上。(Containing dozens of small programs, for reference,This is about FPGA,a tool ,we can study,but in ourselves.)
    2010-04-29 16:00:25下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载