用uvm仿真的example code

一个 ；通用异步接收器/发送器UART，简称 ； ；/ˈ居ːɑːRT /，是 ；计算机硬件 ；设备之间的数据并行转换 ； ；和 ；serialfo

标准RS422 Verilog源代码， 传输波特率可以修改， FPGA上可以工作(Standard RS422 verilog communication source code, buardrate can be updated and it is fully work in FPGA )

简易电子钟的设计（verilog HDL）(Simple design of the electronic clock (verilog HDL))

这个是 DDR3 SDRAM 控制器的 verilog 代码。欢迎下载和使用。谢谢您的支持！！！

简易双口ram，使用两个ram ip core，一个写的同时另一个读，并且包含按键使能和数码管以及流水灯显示(Simple dual-port ram, two ram the ip core, a write while another read, and contains buttons to enable digital pipe and the water light show)

如题所属，简单实现了所需要的4位移位寄存器的功能，简单明了。实现的方式是直接用时钟控制周期，不断循环，根据最后一位的数据不断前移产生的字串系列。需要注意的是时钟的频率太高，需要很大的降频控制才能达到1秒左右的移位周期，修改时请注意。本实验作为实验系列第12个出现，更多详情敬请期待。

Two-Dimensional Rank Order Filter Author: Gabor Szedo

Multipleksor 3 to 1 - 3x1bit in, 1x1bit out

800 x 600 60 hz VGA 控制器。简单的 verilog 代码。软件项目包括。

在quartus下搭建的数字锁相环，能实现频率自动跟踪。(The digital phase-locked loop built under quartus can realize automatic frequency tracking.)