登录
首页 » VHDL » URAT 部分VHDL源码 大家多多支持 哈哈

URAT 部分VHDL源码 大家多多支持 哈哈

于 2022-02-20 发布 文件大小:16.99 kB
0 188
下载积分: 2 下载次数: 1

代码说明:

URAT 部分VHDL源码 大家多多支持 哈哈 -VHDL source URAT part of U.S. support of Haha

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • led1
    点亮led流水灯,通过调用锁相环,可以更改对应的时钟。(Lighting the LED pipelining lamp, the corresponding clock can be changed by calling the phase-locked loop.)
    2020-06-16 07:00:01下载
    积分:1
  • It is then register ( shifter) PISO ( Parallel
    It is then register ( shifter) PISO ( Parallel - in, serial - out)-It is then register ( shifter) PISO ( Parallel- in, serial- out)
    2022-03-14 08:29:42下载
    积分:1
  • DEMO_CAM_LCD
    说明:  实现了从摄像头读取数据到液晶的显示,利用了cycloneV 和康欣的开发板资源(It realizes the display of reading data from camera to liquid crystal.)
    2019-07-05 15:25:36下载
    积分:1
  • pcf8563
    pcf8563,在quartusII下VERILOG编写的数字时钟程序,8位数码管显示(pcf8563, written in quartusII VERILOG digital clock program, eight digital display)
    2013-12-24 21:46:21下载
    积分:1
  • VHDL语言的cookbook,能够使你更快的学会使用VHdL
    VHDL语言的cookbook,能够使你更快的学会使用VHdL-cookbook
    2022-01-26 00:47:39下载
    积分:1
  • CORDIC 代码
    说明:  Xilinx CORDIC 算法 MATLAB Verilog仿真(arctan.m Kn.m sin_cos.m MATLAB Verilog)
    2019-03-27 09:53:35下载
    积分:1
  • vhdl
    vhdl表示与综合,原书第二版,中文版,比较全,用超星打开-vhdl
    2023-05-18 10:30:04下载
    积分:1
  • RS
    通过verilog hdl语言实现RS编码器与译码器的设计(Verilog hdl language through the RS encoder and decoder design)
    2021-04-28 15:48:44下载
    积分:1
  • LMP
    利用LMP的20bit counter,比自带的cout进位要快的多。已经同错综合和时序仿真。-LMP
    2022-01-25 18:35:46下载
    积分:1
  • Poorscope
    poor scope is a vhdl implimentation pic micro controller
    2013-02-02 13:01:17下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载