网站首页

firewall

于 2022-02-07 发布文件大小:1.33 kB

 0  157

下载积分: 2 下载次数: 1

我要下载

代码说明：

经过验证的firewall IP,用于SOC控制访问权限。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

138
用vhdl 语言实现138译码器，用vhdl 语言实现138译码器，(vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl )

2009-04-21 12:32:17下载

积分：1
lanqiu24s8
篮球24s计时。计时器递减计数到零时，数码显示器显示‘0’并停止，同时发出报警信号(basketball 24 seconds)

2012-06-11 16:04:01下载

积分：1
AMBA_apb
AMBA_APB verilog code

2017-08-15 21:05:37下载

积分：1
m60
使用verilog实现模六十计数即0-1-2-3-4-5-.......-59-0-1-2的功能。(Use Verilog to realize the function of the mode sixty count, 0-1-2-3-4-5-....-59-0-1-2.)

2018-02-10 14:13:27下载

积分：1
DVI&Bt1120
BT1120和DVI标准协议，分析了BT1120的视频书写格式，和DVI的编码格式(BT1120 and DVI standard protocol)

2018-01-26 18:06:09下载

积分：1
1_061227123744
max plus的入门与应用，适合初学者对max plus ii有一个感性的认识(max plus entry and applications, suitable for beginners to the max plus ii have a perceptual awareness of)

2007-11-22 09:55:10下载

积分：1
jiaotongdeng
交通灯通过数码管显示，几种模式可调，还可以时间可设，适合初学者入门参考学习。(LED traffic lights can be set to several modes adjustable time beginners reference ~ ~ ~)

2013-08-25 10:02:34下载

积分：1
can总线
说明： SJA1000的ip核和相关测试脚本,OPENCORES 下载(SJA1000 IP downloads from opencores)

2019-11-15 10:07:14下载

积分：1
ZHWX
DDS 产生正弦信号，OOK，AM三种波形。使用xilinx FPGA VHDL(DDS. Resulting in sinusoidal signal, OOK, AM three waveforms. Using xilinx FPGA VHDL.)

2016-09-23 16:01:04下载

积分：1
fft_32k_readme_v1_0_0
Fast Fourier Transform (FFT) 32K Point Design contains information about the design example

2018-10-11 15:11:54下载

积分：1

696516资源总数
106914会员总数
0今日下载

firewall

0 个回复

热门标签

热门下载