网站首页

ask调制，基于VHDL仿真平台，解调同样给出，此程序经过验证

于 2022-02-07 发布文件大小:94.75 kB

 0  146

下载积分: 2 下载次数: 1

我要下载

代码说明：

ask调制，基于VHDL仿真平台，解调同样给出，此程序经过验证-ask modulation, based on VHDL simulation platform, demodulator is the same, this procedure proven

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

有关FIFO的代码
用VHDL语言写的代码包括全局的输入时钟缓冲器来去抖动，块RAM模块65536*10，读数据，写数据，空标志信号的产生，满标志信号的产生，读写使能信号的产生七个模块！对各位有帮助噢！

2023-01-20 22:45:04下载

积分：1
使用Ｖeriolog hdl 编写手机屏测试程序．
使用Ｖeriolog hdl 编写手机屏测试程序．-Veriolog hdl prepared to use cell phone screen test.

2023-04-25 00:20:03下载

积分：1
tb_time_offfset
offset_cancellation code for matlab to hdl

2020-06-17 12:20:02下载

积分：1
DDS_signal_genarator
这是一个利用verilog语言编写的信号发生器的例子，值得参考(this is a code about signal generator by VIERILOG LANGUAGE!)

2013-12-23 10:12:52下载

积分：1
e_BIU
isa MEMORY PLAN eu biu asm

2020-06-25 19:20:02下载

积分：1
ps2_interface
封装PS2接口驱动，用verilog编写！适用于键盘，鼠标等PS2接口的器件。(failed to translate)

2013-05-05 10:48:42下载

积分：1
CORDIC的资源
说明： NCO生成原理接介绍、CORDIC算法原理介绍以及MATLAB与Verilog语言实现(Introduction to NCO generation principle)

2020-01-03 13:57:22下载

积分：1
四位动态数码管显示数字时钟的分位和秒位。工具：Quartus ii 6.0 语言：VHDL...
四位动态数码管显示数字时钟的分位和秒位。工具：Quartus ii 6.0 语言：VHDL-4 shows the number of dynamic digital tube digital clock and seconds bit. Tools: Quartus ii 6.0 Language: VHDL

2023-08-13 03:20:02下载

积分：1
adv7511_hdmi
FPGA与HDMI ADV7511接口源代码(FPGA HDMI Adv7511 interface)

2020-10-08 14:37:36下载

积分：1
使用从Digilent Spartan3E板VGA接口。LabVIEW VI
VGA interface using Spartan3E board from DIGILENT.Labview .vi

2023-02-15 00:10:04下载

积分：1

696516资源总数
106914会员总数
0今日下载

ask调制，基于VHDL仿真平台，解调同样给出，此程序经过验证

0 个回复

热门标签

热门下载