使用 nios 和 verilog hdl tcp/ip 通信通过使用来创建 DM9000A，它可以起到 5 Mb/s

fpga上实现的51内核，带有LCD试验，顺利试验成功很好用。(on fpga implementation of 51 core with LCD test, successfully tested well with the smooth.)

十字路口交通灯的单片机控制源代码 红黄绿三灯 还有数码管时间显示(Intersection traffic lights SCM source code red yellow three lights and LED time display)

数字滤波器的C语言实现，，包含高通、低通、带通滤波器 (The C language implementation of the digital filter, including the high-pass, low pass, band-pass filter)

这个项目给出FIFO.Since buscan连接于不同的数据速率操作的设备，先入先出（FIFO）存储器的需要，以适应useof在I2C在I2C。 WithFIFO存储器，一快速的设备可以与通过theFIFO缓冲非常慢的设备进行通信。在另一方面，如果快速和低设备连接togetherwithout缓冲器时，快速的设备将必须等待低设备finishtransfer或接收的数据;但通过使用缓冲液中，在快速设备将bekept忙于处理信息到缓冲区。这是writteninto内存中的数据首先是第一个TOBE读出。

8位向上/向下计数器准备在FPGA上实现。我在一台Nexus4的Artix-7板进行了测试。它包含为了能够看到计数或上或下的转变的慢时钟。包括试验台

REEDSOLOMON source code

97小波_2D_2Level的FPGA实现，适用的97提升小波变换，包含了完整的97小必争变换和反变换

说明：  半带滤波器，用于sigma-delta DAC中的设计(Half-band filter for sigma-delta DAC design)

实现与电脑端串行数据发送与接收，波特率为9600(Realize serial data sending and receiving with the computer terminal)

涉及三个文件： 源文件、 鼓励文件和验证文件，可以调节整体工作的一个基本的手电筒