登录
首页 » VHDL » 脉动进位加法器

脉动进位加法器

于 2022-02-02 发布 文件大小:10.87 kB
0 179
下载积分: 2 下载次数: 1

代码说明:

设计的结构是纹波进位加法器,但执行的操作是加法和减法,两种操作都是32位的,具体取决于控制信号。如果控制信号为“1”,则选择减法,然后选择“0”,然后选择加法

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • adrv9009_fmcomms8_sync_test_bash
    说明:  adrv9009的测试平台的测试脚本,适合新人参考(Adrv9009 test platform test script, suitable for new reference)
    2020-08-03 08:50:49下载
    积分:1
  • AD9826
    AD9826中文说明书 ,对于学习AD9826元件有很大的帮助。(AD9826 Discription in Chinese)
    2015-04-12 14:22:34下载
    积分:1
  • TimeGen3
    能够绘制数字电路的时序图,是fpga工程师时序设计和分析的神器(for digital circuit timming design and analysis)
    2017-12-27 19:34:23下载
    积分:1
  • T200071012217h
    此源码为线性相位滤波的vhdl源码与设计心的体会,理论分分析与工程实践总结相结合,有非常大的参考价值 可直接使用。 (The source for the linear phase filter VHDL source code and design of the heart experience, theoretical analysis to summarize the combination of engineering practice, a very large reference value can be used directly.)
    2012-07-10 16:08:08下载
    积分:1
  • 实验17 ADC实验
    鉴于stm32在keil平台上的ADC采集转化,在LCD屏上显示程序(voltage acquisition adc)
    2020-06-20 12:40:02下载
    积分:1
  • is done in the laboratory in the loss of 60 counts, and LED show.
    是我们在在实验室做的摸60计数,并用LED显示出来。-is done in the laboratory in the loss of 60 counts, and LED show.
    2022-03-21 19:17:50下载
    积分:1
  • Verilog 下 16位除法算法程序,高精度,固定17个时钟周期
    Verilog 下 16位除法算法程序,高精度,固定17个时钟周期-Verilog under 16 division algorithm procedures, high-precision, fixed in 17 clock cycles
    2022-01-27 13:18:06下载
    积分:1
  • 5956474temperature
    DS18b20 temperature sensor vhdl code
    2010-07-04 03:46:44下载
    积分:1
  • CH4CH2CH1VHDL 数字电路参考书所有程序8
    CH4CH2CH1VHDL 数字电路参考书所有程序8-CH4CH2CH1VHDL digital circuit reference all proceedings 8
    2022-08-15 03:26:04下载
    积分:1
  • CRC_restored
    mpeg-2 crcr32计算的代码,采用verilog编写,验证通过(mpeg-2 crcr32 caculate)
    2011-09-25 10:54:08下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载