登录
首页 » Verilog » 时钟同步的Verilog代码,signal_sync和crossdomain_signal

时钟同步的Verilog代码,signal_sync和crossdomain_signal

于 2022-02-02 发布 文件大小:1.15 kB
0 190
下载积分: 2 下载次数: 1

代码说明:

跨时钟同步功能的Verilog代码,有两个文件,signal_sync和crossdomain_signal module signal_sync ( clk_i, rst_i, signal_i, signal_o, valid_o, edge_o, posedge_o, negedge_o ); module crossdomain_signal (     input         reset,     input         clk_b,     input         sig_domain_a,     output        sig_domain_b );

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • PipelineCPU_5stage_verilog
    管道 CPU 与 5 阶段: 如果、 ID EX MEM,WB。每个模块都有一台试验。它包含一个整个的 ISE 项目。您可以直接运行它。ROM 模块已预先存储指令作为一个实例。
    2022-07-17 12:45:49下载
    积分:1
  • 基于fpga的DDS程序 AD9767
    基于fpga的DDS程序 可输出正弦波 方波 三角波 锯齿波(DDS program based on FPGA can output sinusoidal square wave triangular wave sawtooth wave)
    2020-06-20 21:00:01下载
    积分:1
  • Verilog-learning-experience
    初学学习verilog的经验,可以帮助新手以正确的思维方式,学习方法学习。(Verilog learning experience)
    2013-09-30 09:51:04下载
    积分:1
  • anjian_xd
    Verilog实现按键消抖,工程,已下板验证通过。(Verilog achieves keystroke jitter elimination. The project has been validated on the lower board.)
    2020-06-19 10:40:02下载
    积分:1
  • 1pps
    fpga程序,产生1pps脉冲信号,使用的verilog语言。(FPGA program generates 1 PPS pulse signal, using Verilog language.)
    2020-06-20 17:00:01下载
    积分:1
  • CAN总线通信
    can总线通信参考资料,实现can总线通信传输
    2022-08-25 10:10:50下载
    积分:1
  • FIR
    本实验主要是在FPGA上实现FIR数字滤波器的功能,不仅有工程文件,还具有论文资料。(This experiment mainly realizes the function of FIR digital filter on FPGA, not only has the engineering document, but also has the thesis information.)
    2020-10-05 11:27:38下载
    积分:1
  • feibonacc序列产生模块
    斐波那契数列序列产生模块,对于学习有限状态机(FSM)和数据通道(FSMD)的朋友来说很有用处,包括斐波那契数列的产生模块以及测试模块,
    2023-03-07 02:50:03下载
    积分:1
  • vmm_log
    vmm log 验证平台,采用vmm搭建 (vmm log verification platform, built by vmm)
    2011-04-30 20:02:06下载
    积分:1
  • FPGA COMS传感器接口 LCD 移动终端源代码
    用FPGA实现COMS传感器接入,LCD控制,及与ARM通信的源代码,包含matlab仿真及硬件原理图和手册,非常全面
    2022-12-10 20:50:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载