VERILOG比较器设计

DAC0832 接口电路程序.功能：产生频率为762.9Hz的锯齿波DAC0832VHDL程序与仿真(DAC0832 procedures interface circuit. Functions: generate the sawtooth frequency of 762.9Hz and simulation procedures DAC0832VHDL)

74hc595 driver 8 led

基于FPGA的QPSK调制解调，正交调制输出，解调包括NCO,载波同步，定时同步。modelsim仿真实测通过。

支持{addu、subu、lui、ori、jal、jr、lw、sw、nop}指令集的单周期CPU，verilog硬件描述语言实现(Support {addu, subu, lui, ori, jal, jr, lw, sw, nop} instruction set of one-cycle CPU, Verilog hardware description language implementation)

特大好消息，这是LED全彩控制卡的FPGA的源程序，做LED开发的，绝对有很好的价值(Big good news, this is full-color LED control card FPGA of the source, do LED development, the absolute value of good)

说明：  ad9649的fpga驱动程序,FMC接口，基于Xilinx KC705(AD9649 Evaluation Board, FMC Interposer & Xilinx KC705 Reference Design)

我们目前与另类的内部逻辑结构和通晶体管逻辑样式，导致有降低的功耗-延时产品 （PDP） 设计的两个高速和低功耗全加器细胞。我们开展了反对其他全加法器报告为具有低的 PDP，速度、 功耗和面积的比较。全加法器 0.18 m，与 CMOS 工艺设计和测试使用综合试验台，允许电流取自全加器的投入，除了从电源提供的电流测量。布线后仿真结果表明拟议的全加法器优于参展只有 40%的相对面积的 80%，平均 PDP 优势及其同行。 拟议的系统： 在拟议的方法中，不产生信号内部控制输出多路复用器的选择。的输入的信号，表现出充分的电压摆幅和没有额外的延迟，相反，用来驱动多路复用器，减少整体的传播延迟。为输入的容性负载已减少，因为它仅连接到一些晶体管盖茨和一些排水渠或源的终端。

这份是verilog新手学习的模块化设计，新手通过这份资料可以很快上手verilog，该份资料几乎包括在verilog后续的学习中需要的各个模块。

说明：  基于K7的FPGA的DDR3读写程序，通过串口发送1024位的数据，写到FPGA的DDR3端，然后将数据从DDR3中读取出来，通过串口发送到PC端。(The DDR3 reading and writing program of FPGA based on K7 sends 1024 bit data to DDR3 end of FPGA through serial port, then reads data from DDR3 and sends it to PC through serial port.)

应用verilog编程语言控制VGA显示屏显示一幅图片。(Application verilog programming language control VGA display shows a picture.)