基于spartan 3e 的lcd显示屏驱动

以太网PHY层中的组成部分 8B10B编码器(Part of the Ethernet PHY layer in 8B10B encoder )

vhdl code for carry lookahead addder

实现32位计数器的功能。其中包含了源文件和仿真文件。适用于Verilog初学者学习使用。使用的是xilinx开发板实现。

控制ADV212 压缩的源代码 使用xilinx edk开发环境(adv 212 controller, using xilinx edk)

讲述了全数字信号发生器部分频率值测算的表格(Full digital signal generator frequency value calculation form )

说明：  SJA1000的ip核和相关测试脚本,OPENCORES 下载(SJA1000 IP downloads from opencores)

这个课程设计的题目是模拟电压采集电路路与程序设计,报告书的内容都比较详细. (The topics of this course design is an analog voltage acquisition circuit Road and program design, the contents of the report are more detailed.)

ldpc decoder standard DVB-S2

说明：  Basic principle of LDPC code and FPGA implementation of LDPC code

Convolotional Decoding Based on Viterbi Algorithm