登录
首页 » Verilog » 子带编码,在Verilog SPIHT算法

子带编码,在Verilog SPIHT算法

于 2022-01-25 发布 文件大小:20.85 kB
0 210
下载积分: 2 下载次数: 1

代码说明:

文件包含

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • uart-for-fpga
    说明:  Simple UART for FPGA is UART (Universal Asynchronous Receiver & Transmitter) controller for serial communication with an FPGA. The UART controller was implemented using VHDL 93 and is applicable to any FPGA. Simple UART for FPGA requires: 1 start bit, 8 data bits, 1 stop bit! The UART controller was simulated and tested in hardware.
    2020-06-24 22:00:02下载
    积分:1
  • attachments_2010_01_29
    dct and idct vhdl code
    2010-03-24 23:08:41下载
    积分:1
  • FPGA_four_num_code_lock
    说明:  基于EasyFPGA030的四位数字密码锁。(Based on the four-digit lock EasyFPGA030.)
    2010-04-29 15:16:29下载
    积分:1
  • 周立公Verilog
    关于verilog的知识点和关键点的总结(Summary of knowledge points and key points of Verilog)
    2020-07-01 22:20:02下载
    积分:1
  • ieee1588_megacore_fpga_ip
    IEEE1588de FPGA 程序,已测试,可直接用,方便(IEEE1588de FPGA program has been tested, can be directly used to facilitate)
    2021-03-26 11:59:13下载
    积分:1
  • vhdl
    vhdl cpu芯片逻辑设计的一部分实现 只有一小部分 大家可以看一下 寄存器 加法器之类的(vhdl cpu chip logic design part of its implementation only a little part everry look and see b=about registers adder and so on)
    2012-09-23 16:57:41下载
    积分:1
  • 5_ADC_Lab
    altear max10 adc demo,实验使用了2个adc,最大支持18路adc(altear max 10 demo with 2 adc, max support 18 channel adc)
    2021-04-21 14:48:49下载
    积分:1
  • lcd_system
    LCD显示工程,其中包含了顶层文件和各个底层文件(LCD display project, which contains the top-level document and all underlying file)
    2013-07-24 08:58:53下载
    积分:1
  • FPGA双口RAM的Verilog代码实现
    本程序是本人按照教程一步一步生成的,内部有textbench可以进行仿真验证。
    2022-03-20 22:15:54下载
    积分:1
  • 单周期数据通路verilog
    根据单周期数据通路的设计流程及各种控制信号设计了这个单周期 CPU在处理指令时,一般需要经过以下几个步骤:    (1) 取指令(IF):根据程序计数器PC中的指令地址,从存储器中取出一条指令,同时,PC根据指令字长度自动递增产生下一条指令所需要的指令地址,但遇到“地址转移”指令时,则控制器把“转移地址”送入PC,当然得到的“地址”需要做些变换才送入PC。    (2) 指令译码(ID):对取指令操作中得到的指令进行分析并译码,确定这条指令需要完成的操作,从而产生相应的操作控制信号,用于驱动执行状态中的各种操作。    (3) 指令执行(EXE):根据指令译码得到的操作控制信号,具体地执行指令动作,然后转移到结果写回状态。    (4) 存储器访问(MEM):所有需要访问存储器的操作都将在这个步骤中执行,该步骤给出存储器的数据地址,把数据写入到存储器中数据地址所指定的存储单元或者从存储器中得到数据地址单元中的数据。    (5) 结果写回(WB):指令执行的结果或者访问存储器中得到的数据写回相应的目的寄存器中。    单周期CPU,是在一个时钟周期内完成这五个阶段的处理。
    2022-03-04 22:49:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载