登录
首页 » VHDL » ahb 总线协议

ahb 总线协议

于 2022-01-25 发布 文件大小:66.95 kB
0 151
下载积分: 2 下载次数: 1

代码说明:

本文以 VHDL 语言编码得到了 AMBA 与 AHB 总线仲裁。这里在本文中,我们设计了 AMBA 总线协议,将用于多奴隶通信环境,多主

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • can_latest.tar
    用verilog编写的can总线控制器,包括设计参考历程和仿真程序,以及开发文档!(Written by verilog can bus controller, including the design reference course and simulation program, and the development of the document!)
    2015-07-23 19:55:03下载
    积分:1
  • vhdl语言编程入门实例100个,部分附有仿真波形图,和一些基本的讲解...
    vhdl语言编程入门实例100个,部分附有仿真波形图,和一些基本的讲解-vhdl examples
    2023-07-05 01:10:04下载
    积分:1
  • 基于FPGA的六路抢答器
    设计一个可供6组参赛选手使用的抢答器,具体要求如下:1)  可容纳6组参赛者的数字智能抢答器,每组设置一个抢答按钮供抢答者使用;2)  电路具有第一抢答信号的鉴别和锁存功能;3)  设置计分电路4)  设置犯规电路。顶层设计使用图形模块连线搭建,顶层功能模快均使用VHDL语言编写
    2023-01-01 02:30:03下载
    积分:1
  • Farrow-filter-design
    两篇中文论文,详细叙述了Farrow滤波器的设计方式和理论基础,非常实用!(Two Chinese papers, described in detail Farrow filter design methods and theoretical foundation, very useful!)
    2013-11-15 17:15:20下载
    积分:1
  • 寄存器 32 位
    顶级模块名称是 "_register32"。它包括许多包括 files(instance)、 _dff、 _dlatch、 和盖茨。 你可以看到整体的图表中,像 RTL 查看器后, 合成。 _register8 包含在顶部模块
    2023-05-03 18:10:04下载
    积分:1
  • TrackMe
    人的移动的跟踪,VERILOG实现,能跟踪人的画面移动(Tracking the movement of people, VERILOG realize that can track the person)
    2021-04-29 15:48:43下载
    积分:1
  • 使用CPLD进行驱动电机演示,使用硬件编程语言,适合初学者
    使用CPLD进行驱动电机演示,使用硬件编程语言,适合初学者-use of motor-driven CPLD for a demonstration of the use of hardware programming language, suitable for beginners
    2023-01-01 07:05:08下载
    积分:1
  • 利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期
    利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期-Use of FPGA technology to achieve the pulse-width test, based on VHDL, test error of clock cycles
    2022-06-26 11:28:29下载
    积分:1
  • VHDL实例这是我下载到的最好的VHDL实例,看完这些实例,可以使你有一个长足的进展...
    VHDL实例这是我下载到的最好的VHDL实例,看完这些实例,可以使你有一个长足的进展-VHDL example
    2022-08-10 14:33:29下载
    积分:1
  • EDA
    十进制计算机,实现十进制计数功能,简单可靠(vhdl)
    2009-12-26 21:45:43下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载