用verilog实现电子时钟

说明：  Verilog学习文档，介绍基本知识点，语言要素(for learning Verilog)

说明：  并行读写14路串口数据，数据被写入FIFO，在收到读写信号后，SPI发送数据出去(Parallel read and write 14 serial port data, SPI send data)

串口控制器，基于vivado软件下开发，包含代码及管脚分配文件(Serial port controller)

     该程序为使用Verilog HDL语言设计的一个可以根据输入的指令完成不同的操作的简单处理器，可实现mv,mvi,add,sub四个汇编指令，并且使用Quartus II可对该程序进行仿真，最后下载至DE2开发板中可对处理器功能进行验证。

此建业 2.0 解释建业桥的 i2c 接口的主设备和从设备操作。 — 建业先进的外围组件包括许多行业常用的接口 IP。以确保可以跨不同范围的 IC 进程迁移的高度可重用的外围设备和系统宏细胞。

本系统利用AD芯片TLC549进行AD采样并在数码管上显示TLC549AD采样程序 在数码管上显示 我们的TLC549AD是独立的模块，没有直接和FPGA链接。所以我们在使用时，要用杜邦线链接起来。视频教程适合我们21EDA电子的所有学习板

此代码是SPI接口的Master的Verilog源代码，经上板测试是没有问题的，请大家放心使用 (This code SPI Interface Master of Verilog source code, there is no problem on board test, please rest assured to use)

FPGA项目开发实战讲解 [李宪强编著][电子工业出版社][2015.04][248页].pdf(FPGA Project Development combat explain [Li Xingjiang ed] [Electronic Industry Press] [2015.04] [248] .pdf)

说明：  FPGA程序的top.v文件，主要实现DDS信号发生器功能，通过定时器，可简单实现输出幅值无极跳变(FPGA procedures top.v documents, the main function of DDS signal generator, through the timer can be simple to achieve the output amplitude wuji hopping)

VHDL代码完成行列交织与解交织的功能实现(the realization of interleaver on VHDL language)