FPGA驱动VGA显示彩条

vhdl 让你更加熟悉掌握这么硬件电路设计语言 非常清晰(vhdl)

一个完整的基于FPGA的IIR低通滤波器的设计方案，是一个研究生论文(master and doctor dissertation)

project proposal of verilog language that is gud for beginners

采用costas环进行DPSK解调的程序。输入数据速率2.4Kbps，载波频率12KHz，采样率1.6MHz， 输入数据位宽12位，快捕带为799.617Hz(Costas ring using DPSK demodulation process. Input data rate 2.4Kbps, carrier frequency 12KHz, sampling rate 1.6MHz, the input data 12 bits wide, fast catching band is 799.617Hz)

a manual for design implementation of fpga and ASIC using verilog

驱动0.96寸的oled显示数字和字母，(Drive 0.96 inch OLED to display numbers and letters.)

说明：  verilog开发的经典教材，详细介绍了语法，常见历程，以及通用的程序段(verilog development of the classic materials, detailed information on syntax, common history, as well as the common program segment)

APB是专为低带宽控制访问，就系统的外围设备例如寄存器接口。这种总线具有一个地址和数据相类似的AHB，但大大减少，低复杂度的信号列表中（例如，没有脉冲串）。它支持32位和66 MHz的信号。 APB主机和从机

Booth 算法使用 Verilog HDL 实现用于 16 位乘法签名和未经签名的数字。展位乘数作品上的添加和转移操作的二进制数。

这是一个利用verilog语言编写的信号发生器的例子，值得参考(this is a code about signal generator by VIERILOG LANGUAGE!)