Xilinx FPGA IP core, FFT function

内部包含多个文件：main.c,config.c,zlg500s.h zlg500s.c等。对于zlg500s开发板的使用，系统测试有极大帮助-Includes a number of internal documents: main.c, config.c, zlg500s.h zlg500s.c such. Zlg500s development board for the use of system testing are tremendously helpful to

深圳优龙科技LPC2378实例代码仅供参考-Shenzhen excellent long LPC2378 example code technology for reference only

使用Lpc2114测试通过，ILI9320驱动程序。-Lpc2114 test use, ILI9320 driver.

基于atmel的at91rm9200的驱动， 好好东西 分享一下-atmel at91rm9200 driver atmel at91rm9200 driver

arm　s3c44b0x 的LCD_DEMO程序源码-arm s3c44b0x LCD_DEMO procedure source code

在altera FPGA ep3c25器件上实现niosii+sram+flash-Altera FPGA ep3c25 in devices to achieve niosii+ sram+ flash

一个uCOS-II下的tcpip协议栈实现，可用于嵌入式系统的网络应用开发-a uCOS-II under the TCPIP stack, which could be used in embedded system development of network applications

基于DMX512协议在AT89S51单片机上的收发程序，并附有简单电路图，已在实际开发中应用。-DMX512-based agreement on the single-chip transceiver AT89S51 procedures, together with a simple circuit, has been in the actual development application.

4510下的串口扩展，测试通过-4510 under the serial expansion, the test

本示例介绍如何使用 ADC3 和 DMA 将从 ADC3 的不断转换的数据传输到内存。ADC3 被配置为连续转换 channel7。每次转换结束时，DMA 传输，在循环模式中，转换后的数据从 ADC3 博士注册到 ADC3ConvertedValue 变量。在此示例中，系统时钟是 144 MHz，APB2 = 72 MHz 和 ADC 时钟 = APB2/2。由于 ADC3 时钟是 36 兆赫和采样时间设置为 3 周期，对 12 位数据的转换时间是 12 周期，所以总转换时间是 (12 + 3） / 36 = 0.41us(2.4Msps)。