登录
首页 » Others » 基于FPGA的直流电机

基于FPGA的直流电机

于 2021-08-17 发布
0 301
下载积分: 1 下载次数: 1

代码说明:

①定义输出或输入为直流电能的旋转电机,称为直流电机,它是能实现直流电能和机械能互相转换的电机。 ②用PWM(Pulse Width Modulation)方式来控制转速;通过脉冲波输入的引脚来控制方向。 ③本实验中采用RF-310T-11400型号直流电机,同时配有光耦测速模块。通过检测输出脉冲来检测电机转速。 基于FPGA的直流电机/基于FPGA的直流电机 ├── dc1 │   ├── db │   │   ├── cmpr_kkg.tdf │   │   ├── dc1.(0).cnf.cdb │   │   ├── dc1.(0).cnf.hdb │   │   ├── dc1.(1).cnf.cdb │   │   ├── dc1.(1).cnf.hdb │   │   ├── dc1.(10).cnf.cdb │   │   ├── dc1.(10).cnf.hdb │   │   ├── dc1.(11).cnf.cdb │   │   ├── dc1.(11).cnf.hdb │   │   ├── dc1.(12).cnf.cdb │   │   ├── dc1.(12).cnf.hdb │   │   ├── dc1.(2).cnf.cdb │   │   ├── dc1.(2).cnf.hdb │   │   ├── dc1.(3).cnf.cdb │   │   ├── dc1.(3).cnf.hdb │   │   ├── dc1.(4).cnf.cdb │   │   ├── dc1.(4).cnf.hdb │   │   ├── dc1.(5).cnf.cdb │   │   ├── dc1.(5).cnf.hdb │   │   ├── dc1.(6).cnf.cdb │   │   ├── dc1.(6).cnf.hdb │   │   ├── dc1.(7).cnf.cdb │   │   ├── dc1.(7).cnf.hdb │   │   ├── dc1.(8).cnf.cdb │   │   ├── dc1.(8).cnf.hdb │   │   ├── dc1.(9).cnf.cdb │   │   ├── dc1.(9).cnf.hdb │   │   ├── dc1.asm.qmsg │   │   ├── dc1.asm_labs.ddb │   │   ├── dc1.cbx.xml │   │   ├── dc1.cmp.bpm │   │   ├── dc1.cmp.cdb │   │   ├── dc1.cmp.ecobp │   │   ├── dc1.cmp.hdb │   │   ├── dc1.cmp.logdb │   │   ├── dc1.cmp.rdb │   │   ├── dc1.cuda_io_sim_cache.45um_ff_1200mv_0c_fast.hsd │   │   ├── dc1.cuda_io_sim_cache.45um_ss_1200mv_85c_slow.hsd │   │   ├── dc1.db_info │   │   ├── dc1.eco.cdb │   │   ├── dc1.eds_overflow │   │   ├── dc1.fit.qmsg │   │   ├── dc1.fnsim.cdb │   │   ├── dc1.fnsim.hdb │   │   ├── dc1.fnsim.qmsg │   │   ├── dc1.hier_info │   │   ├── dc1.hif │   │   ├── dc1.map.bpm │   │   ├── dc1.map.cdb │   │   ├── dc1.map.ecobp │   │   ├── dc1.map.hdb │   │   ├── dc1.map.logdb │   │   ├── dc1.map.qmsg │   │   ├── dc1.map_bb.cdb │   │   ├── dc1.map_bb.hdb │   │   ├── dc1.map_bb.hdbx │   │   ├── dc1.map_bb.logdb │   │   ├── dc1.pre_map.cdb │   │   ├── dc1.pre_map.hdb │   │   ├── dc1.psp │   │   ├── dc1.root_partition.cmp.atm │   │   ├── dc1.root_partition.cmp.dfp │   │   ├── dc1.root_partition.cmp.hdbx │   │   ├── dc1.root_partition.cmp.logdb │   │   ├── dc1.root_partition.cmp.rcf │   │   ├── dc1.root_partition.map.atm │   │   ├── dc1.root_partition.map.hdbx │   │   ├── dc1.root_partition.map.info │   │   ├── dc1.rtlv.hdb │   │   ├── dc1.rtlv_sg.cdb │   │   ├── dc1.rtlv_sg_swap.cdb │   │   ├── dc1.sgdiff.cdb │   │   ├── dc1.sgdiff.hdb │   │   ├── dc1.signalprobe.cdb │   │   ├── dc1.sim.cvwf │   │   ├── dc1.sim.hdb │   │   ├── dc1.sim.qmsg │   │   ├── dc1.sim.rdb │   │   ├── dc1.simfam │   │   ├── dc1.sld_design_entry.sci │   │   ├── dc1.sld_design_entry_dsc.sci │   │   ├── dc1.sta.qmsg │   │   ├── dc1.sta.rdb │   │   ├── dc1.sta_cmp.8_slow_1200mv_85c.tdb │   │   ├── dc1.syn_hier_info │   │   ├── dc1.tis_db_list.ddb │   │   ├── dc1.tiscmp.fast_1200mv_0c.ddb │   │   ├── dc1.tiscmp.fastest_slow_1200mv_0c.ddb │   │   ├── dc1.tiscmp.fastest_slow_1200mv_85c.ddb │   │   ├── dc1.tiscmp.slow_1200mv_0c.ddb │   │   ├── dc1.tiscmp.slow_1200mv_85c.ddb │   │   ├── dc1.tmw_info │   │   ├── logic_util_heursitic.dat │   │   ├── mux_96e.tdf │   │   ├── mux_cqc.tdf │   │   ├── mux_m6d.tdf │   │   ├── mux_src.tdf │   │   ├── prev_cmp_dc1.asm.qmsg │   │   ├── prev_cmp_dc1.fit.qmsg │   │   ├── prev_cmp_dc1.map.qmsg │   │   ├── prev_cmp_dc1.qmsg │   │   ├── prev_cmp_dc1.sim.qmsg │   │   ├── prev_cmp_dc1.sta.qmsg │   │   └── wed.wsf │   ├── dc1.asm.rpt │   ├── dc1.bdf │   ├── dc1.done │   ├── dc1.fit.rpt │   ├── dc1.fit.smsg │   ├── dc1.fit.summary │   ├── dc1.flow.rpt │   ├── dc1.map.rpt │   ├── dc1.map.summary │   ├── dc1.pin │   ├── dc1.qpf │   ├── dc1.qsf │   ├── dc1.qws │   ├── dc1.sim.rpt │   ├── dc1.sof │   ├── dc1.sta.rpt │   ├── dc1.sta.summary │   ├── dc1.vwf │   ├── dcmotor1.bsf │   ├── dcmotor1.vhd │   ├── dcmotor2.vhd │   ├── dcmotor3.vhd │   ├── dcmotor4.vhd │   ├── dcmotor4.vhd.bak │   ├── incremental_db │   │   ├── README │   │   └── compiled_partitions │   │       ├── dc1.root_partition.cmp.cdb │   │       ├── dc1.root_partition.cmp.dfp │   │       ├── dc1.root_partition.cmp.hdb │   │       ├── dc1.root_partition.cmp.kpt │   │       ├── dc1.root_partition.cmp.logdb │   │       ├── dc1.root_partition.cmp.rcfdb │   │       ├── dc1.root_partition.cmp.re.rcfdb │   │       ├── dc1.root_partition.map.cdb │   │       ├── dc1.root_partition.map.dpi │   │       ├── dc1.root_partition.map.hdb │   │       └── dc1.root_partition.map.kpt │   ├── key_check.vhd │   ├── key_check.vhd.bak │   ├── mux1.vhd │   ├── rate.vhd │   └── xianshi.vhd └── 新建 Microsoft Word 文档.docx 4 directories, 146 files

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • vue+element+springboot+shiro权限控制
    vue+element+springboot+shiro权限控制,mysql数据库 登录帐号/密码 admin:111111
    2020-11-28下载
    积分:1
  • kaggle比赛titanic数据集
    这是从KAGGLE竞赛官方网站上下载下来的数据集,本人之前也一直在寻找类似的数据,却一直需要大量积分,所以我就上传上来供大家使用。
    2020-12-11下载
    积分:1
  • 计算机二级Msoffice往年真
    计算机二级Msoffice往年真题
    2021-05-07下载
    积分:1
  • OpenGL实现对三维对象的旋转、平移和缩放功能
    该实例目的是在VC下利用OpenGL接口实现=三维实体旋转、平移和缩放功能,鼠标操作很流畅,对需要这些功能的开发人员具有重要参考价值!
    2020-12-04下载
    积分:1
  • 赛灵思FPGA设计高级技巧篇--华为内部资料.pdf
    【实例简介】任何事务都是一分为二的有利就有弊我们发现现在越来越多的工程师不关心自己的电路实现形式以为我只要将功能描述正确其它事情交给工具就行了在这种思想影响下工程师在用HDL语言描述电路时脑袋里没有任何电路概念或者非常模糊也不清楚自己写的代码综合出来之后是什么样子映射到芯片中又会是什么样子有没有充分利用到FPGA的一些特殊资源遇到问题立刻想到的是换速度更快容量更大的FPGA器件导致物料成本上升更为要命的是由于不了解器件结构更不了解与器件结构紧密相关的设计技巧过分依赖综合等工具工具不行自己也就束手无策导致问题迟迟不能解决从而严重影响开发周期导致开发成本急剧上升。 目前我们的设计规模越来越庞大动辄上百万门几百万门的电路屡见不鲜同时我们所采用的器件工艺越来越先进已经步入深亚微米时代而在对待深亚微米的器件上我们的设计方法将不可避免地发生变化要更多地关注以前很少关注的线延时我相信ASIC设计以后也会如此此时如果我们不在设计方法设计技巧上有所提高是无法面对这些庞大的基于深亚微米技术的电路设计而且现在的竞争越来越激励从节约公司成本角度出发也要求我们尽可能在比较小的器件里完成比较多的功能。 本文对读者的技能基本要求是熟悉数字电路基本知识如加法器计数器RAM等熟悉基本的同步电路设计方法熟悉HDL语言对FPGA的结构有所了解对FPGA设计流程比较了解。
    2021-11-30 00:52:22下载
    积分:1
  • delphi xe10.1的datasnap 三层结构服务器和客户端源码
    其中包含5个各种datasnap 三层结构服务器和客户端源码,是我在学习过程中从网上搜索到的学习资料,对初学者会有所帮助
    2021-05-06下载
    积分:1
  • jpeglib(JPG、BMP图片转换原码).rar
    【实例简介】JPG、BMP图片转换原码。目录结构如下 jpeglib ├─jpeglib (三个必要的.h文件,JPEGLIB.h、JCONFIG.h、JMORECFG.h) │ └─Release (保留编译好的JpegLib.lib) ├─Release (编译好的可执行程序) ├─res └─复件 jpeglib (jpeglib下的库源文件) └─Release (编译的目标库文件)
    2021-11-24 00:37:41下载
    积分:1
  • FPGA自音乐播放器
    使用Verilog自编音乐播放器,在FPGA上实现播放梁祝,茉莉花,生日歌
    2020-06-27下载
    积分:1
  • FPGA应用技术基础教-刘岚-pdf-494页
    FPGA应用技术基础教程-刘岚-pdf-494页写的真的很详细, 对新手是很有用的讲义(494页)下载后就可以不用买书看了, 可以省去¥35.0元http://www.hxedu.com.cn/hxedu/bookDetail?bid=G0087020若是想要ppt档, 可以参考以下的网址FPGA应用技术基础教程-刘岚-9 ppthttp://download.csdn.net/source/226054101-FPGA概述02-FPGA设计基础03-FPGA开发平台04-仿真与设计工具安装05-ISE应用基础实验06-ChipScope应用基础实验07-SOP
    2020-12-01下载
    积分:1
  • 复杂网络度分布计算的Matlab
    这个Matlab程序是一个对复杂网络的度分布进行计算的程序,用于复杂网络的分析。
    2020-12-06下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载